请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：ADS1274 尊敬的各位：
我正在使用ADS1274设计采集系统。 它将与帧同步协议高速(MHz)一起运行32.768 ，以在4个通道上获得128 KS/s。 我将使用串行转接，串行时钟(SCLK)将与主时钟(CLK)的频率相同。
数据表中建议始终在这2个频率之间使用2的功率比。 在第31/51页，我们说时钟必须连续运行，以避免获取损坏的数据。
根据生成的数据和主时钟，我基本上每256个时钟周期获得96位。 我的问题如下：是否可能在帧过程中"漏掉"一些SCLK而不获取损坏的数据？ 为了更加精确，我想将串行数据存储到16位移位寄存器(SIPO)中，以便按以下方式对数据进行排序：
16位，然后是8位(8位为0)，4次以获取所有通道。
我在收到16位数据包后，需要在我的移位寄存器中执行“清除”，然后，由于这种原因，我将无法在“清除周期”中移动数据。 所以，我有足够的时间在帧中得到96位，频率比(SCLK / CLK)将是1:1或1:2，但我想知道，在这种情况下，我是否会得到损坏的数据。
我希望我的解释足够清楚！ 提前感谢。
最佳，
基督教
