This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/578429/ads1278-spi-read-not-stable-with-sclk
您好，
我正在使用MCU读取ADS1278，我将CLK设置为24MHz，并将SCLK设置为与CLK相同，读取正常。 然后我将SCLK设置为6MHz，读数上下跳动，我需要使它以6MHz工作。 我将模式格式[2:0]设置为000，模式[1:0]设置为01 (高分辨率)，CLKDIV设置为1。
原因是什么？
谢谢，Jian
您好Jian： 您注意到的问题是SCLK的速度不够快，无法从ADS1278读取所有数据。 在高分辨率模式下，fCLK / Fdata比为512，因此输出数据速率为46.875kSPS。 这意味着您将有21.2us (tDATA减去TDS)来读取所有8ch X 24位=192位。
我假设您仍在读取全部8个信道，即使您使用TDM Dynamic Position (TDM动态位置)，这将从数据流中删除断电的信道。 对于8个信道，6MHz SCLK需要32us才能读取所有这些数据，这太长了。 根据我的计算，您需要的最低SCLK约为9.1MHz。 此致，
