请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：DAC38J84EVM 您好，
我正在使用连接到DAC38J84EVM的Xilinx Kintex UltraScale评估卡(KCU105)测试某些设计。 当我将FPGA内核和DAC配置为在LMF=442模式下运行并可按预期生成波形时，我能够成功地在FPGA和DAC之间启动JESD204B链路。
我的问题是，如果我将设备重新配置为LMF = 421模式，而HD = 1， 我将无法获得建立的链接。 在ILA序列结束时，SYNC信号断言几个时钟，然后再断言。 这种模式会持续发生。 我已经捕获了FPGA传输到DAC的ILA序列，所有值都与相应的DAC配置寄存器匹配。 如果我随后通过设置位5到1来修改寄存器config79 (0x4F)(忽略通道配置错误)，将建立链路，并且我可以按预期生成波形。 您以前见过这种情况吗？
这两种配置的其他常用参数如下所示：
S = 1
K = 16
RBD = 15
车道速率- 4.8Gbps
插值- 4x
FPGA时钟- 120 MHz
DAC时钟-960 MHz
谢谢！
Andy
