[参考译文] ADS52J90EVM：采用ADS52J90 XTAL40MHz时钟源进行TWS14J56捕获

您好，Praveen：
感谢您的及时响应。
我的意思是，电源的最大电流是25安培。 实际组合(ADS + TSW板)电流消耗最大 在HMC GUI初始化阶段(加载FPGA固件后)为2.5A，在捕获期间通常为2.1a。 在早期实验中，我用单独的电源为电路板供电，但这些电源的最大电流额定值较小(一个2.5A，另一个1.5A)，所以我切换到了电流裕度较大的电源。 不管怎样，使用单独的电源设备的行为是相同的。

我不理解的是，ADS板TP4/TP5上的GTX CLCK具有40MHz波形(在示波器上观察)。 我的理解是，当我在HSDC GUI中输入40MHz采样频率时(我收到消息，“器件EVM和TSW14J56revD之间的JESD参考时钟需要设置为160M)， HSDC GUI和HMC GUI之间存在后台进程间通信，HMC在新的FS集上收到通知(事实上，HMC输入行中的值已更新)，然后，HMC重新编程ADS板LMK设备，以在DCLKOUT0输出时钟为160MHz。 这一时钟应在TP4/TP5上可见。 但是，正如我所说，LMK PLL锁上有40MHz的波形，没有LED D3/D4指示。

我的选择是否正确？ 这是问题的原因吗？

您好，Piotr，

您认为时钟是问题的可能原因是正确的。  对于具有4L JESD的40MHz FS，您需要一个160MHz GTX时钟到TSW14J56，但ADS52J90EVM上的LMK仅在分频模式下设置(PLL未激活)。

因此，EVM用户指南建议使用GTX时钟频率的外部输入时钟。 如果您要使用板载40MHz晶体作为LMK的输入，则必须配置LMK的PLL以生成160MHz的更高GTX频率。 此 帖子应能让您开始使用D3/D4来表示PLL锁定。

此致，

奥卢

您好，Olu：

非常感谢您的回复以及有关PLL配置的参考帖子。 按照此帖子的说明，我已锁定两个PLL工位。 我想，我现在知道如何配置LMK0.4826万以获得所需的时钟，但它看起来，ADS52J90EVM/TSW14J56EVM通信的某些方面是我没有得到的。 这些很可能是外行人的问题，所以如果你帮我解决，我将非常感激。

首先，我想，即使 LMK0.4826万在分频模式下，CLK1IN的来源是40MHz XTAL， 捕获过程也应该是成功的，如果我要求ADC输出速率，那么相应的JESD参考时钟 是40MHz，对吧？ 我已经尝试过了。 我的设置是HMC GUI的默认初始化，具有 16ch 16x 14b 4ADC/Lane，斜坡模式和具有10M ADC输出数据速率的HSDC Pro。  HSDC Pro消息是：车道速率为800米，所需的JESD参考时钟为40米。  我检查了TP8/10 (ADS CLKP/M)，那里有10M时钟。 TP4/TP5 (FPGA GTXCLK)显示40M时钟。 据我所知，计算是正确的：每帧8个二进制八位数乘以10位(在8b/10b编码后)乘以10M ADC输出速率可提供800m。 除以20倍的数据速率可获得40M。

不幸的是，捕获过程完全按照最初描述的那样进行：一次或两次成功尝试获取6.5536万个样本，下一次尝试使用扭曲的斜坡，另一次尝试使用“Read DDR to file timed_out _error”完成。 需要TSW14J56电源循环重置才能恢复功能(CPU重置不够)。  我出了什么问题？

同步可能存在问题？ Instrument Options (仪器选项)-> Dynamic configuration (动态配置)对话框读取JESD IP Core_subclass = 1。

但是，HMC GUI默认加载的配置(如 ADC->JESD 0选项卡上所示)显示子类0配置：

TP6/TP7 (FPGASYSREFP/M)上有一个1.666MHz (40M/24)时钟。 但TP9/TP11上没有SYSREF (ADC_SYSREF)。 难怪LMK0.4826万将SDCLKOut3断电。 我曾经为ADC设置子类1和清除SDCLKOut3断电。但所有这些都或多或少地失败了。  

我也不清楚为什么《ADS52J90EVM用户指南》在Par.中的3.3 (EVM时钟配置)读出，对于低于1G的目标信道速率，Serdes信道速率为10倍参考时钟，对于大于1G的目标，为40倍参考时钟。 无论目标车道速率如何，您的帖子和HSDC Pro消息是否建议采用20倍乘数？

彼得

您好，Peter，

如果查看数据表的寄存器115和第52页，可以验证设备上当前运行的JESD204B的子类。 HMC-DAQ GUI中隐藏的调试选项尚未经过测试/验证，不建议客户使用。

关于以10X为参考时钟的信道速率，一些早期的脚本/配置文件设置了不同的10X，40X，20X选项，但除非另有说明，否则现在假定为20X。
由于只有一个ADS52J90正在测试中，因此ADC_SYSREF引脚在ADS52J90EVM上默认处于非活动状态，即使在JESD204B子类1模式下也是如此。

看看您目前遇到的问题，我建议您首先从一些简单的方法开始验证主板功能。 根据用户指南，将ADS52J90EVM设置为外部时钟模式，其中FPGA参考时钟在J75 (10dBm+)上输入，LMK处于默认旁路/分频模式(使用输出格式下的默认16ch 16x 14b 4L配置)。

然后，尝试进行斜坡和模拟信号捕获，同时验证TSW14J56revD板上的D4是否闪烁(表示该板正在获取参考时钟)。 验证ADS52J90EVM是否在TP9，JP40和TP4上提供了所需的时钟。

更新您的结果，我们将从那里开始。 谢谢。

此致，
奥卢