This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] dac38rf80evm:在抑制模式下使用板载VCXO的PLL编程信息

Guru**** 2560390 points
Other Parts Discussed in Thread: DAC38RF80

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/588303/dac38rf80evm-pll-programming-info-for-using-on-board-vcxo-in-holdover-mode

部件号:DAC38RF80EVM
主题中讨论的其他部件:LMK0.4828万DAC38RF80

EVM允许使用多种时钟解决方案,其中包括在手册中作为cmode4列出的可能性:

" 1.2 .VCXO板载1.4 时钟模式(CMODE4)

此模式允许在不提供任何外部时钟的情况下评估DAC。 以固定122.88 频率运行的板载VCXO可用于为LMK0.4828万 PLL提供参考时钟。LMK0.4828万 PLL生成的高频时钟随后被拆分,用于为内部PLL和TSW14J56上的FPGA提供参考时钟和SYSREF EVM。 要使用此模式,请在跳线JP3的引脚1和2之间连接分流器。 将所有其它硬件设置保留为默认配置。"

问题:  

LMK的oscout引脚只是VCXO的副本,因此,所有可用于DAC参考的是122.88 MHz时钟。 是否有人尝试过,并且可以提供DAC PLL M/N值和相关DAC模式?

 

 

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,

    我在LMK到DAC的2.4576 GHz时钟(LMF =821)的外部时钟 模式下尝试过此功能。
    我已附上配置说明。 您可以将其用作参考。

    谢谢,e2e.ti.com/.../DAC_5F00_clocking_5F00_LMK0.4828万.zip

    Eben。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Eben,

    感谢您提供信息。 这不仅帮助我们使时钟正常工作,而且还帮助我们克服了默认GUI配置中的一个非常糟糕的错误。 在'Reset DAC'(重置DAC)后,'Load Default'(加载默认值)和'Configure DAC'(配置DAC)刻度设置为'Serdes and Lane Configuration' EN (对于JESD通道),但寄存器[1|2]4A [15:8]字段为零,因此不会锁定线性PLL,并且除DAC txclock的时钟输出外,所有内容都是安静的。
    我们确实花了整整一周时间试图把这件事归罪起来,主要是因为不稳定。 当然,没有任何引用会改变它。 一旦我们收到您的文件,SerDes锁定了,diff就会显示此寄存器未初始化。
    您能告诉我,在手动模式中,关于不同DAC模式(可能是插值率)中的‘相位模式’值的信息在哪里?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,

    有关相位模式的信息,请参阅DAC38RF80数据表中Clcok Phases下的表36

    http://www.ti.com/lit/ds/symlink/dac38rf83.pdf

    谢谢!

    Eben。