请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：ADS1278EVM-PDK 您好，
所以，我一直在我的微控制器的miso线外看到数据，只是我无法获得正确的时间。 我正在提供SCLK = 3.3333 MHz，CLK留在板载27MHz。 我使用的是高速模式和001格式(TDM Fixed)。 我探测了我的/DRDY谱线，并在示波器上观察到频率为105.5kHz。 该线仅在此频率下脉动高。 我可以在明天提供一张图片，但根据数据表中的图78，它应该是一个平方波，在1个SCLK周期内保持低水平，以确定数据已准备就绪。 这是正常的，还是我的解释错了？ 这是否是由于数据表建议的SCLK为1/2，1/4，1/8...，为27MHz CLK？ 27MHz/ 8=>3.375MHz，由于硬件限制，我的SCLK限制为3.3333MHz？
谢谢。
