主题中讨论的其他部件： AFE7070， CDCM7005
您好，
我们正在使用AFE7070EVM传输自定义信号。 我们正在使用CPLD芯片(Altera Max V)以固定恒定采样速率将自定义信号的数字样片输出到AFE7070EVM芯片。 由于数据为8位，我们已将板上DAC端口的低6位接地，并将FPGA引脚连接到高8位。 我们没有使用TSW1400模式发生器板。
我们为J10连接器LO_IN提供1.5GHz的外部LO频率。 RFOUT (J3连接器)已连接至频谱分析仪。
此外，我们通过AFE7070 的DACCLK_P和 DACCLK_N上的外部焊接线绕过CDCM7005时钟同步器。 此外，我们还提供了已接地的IQ_FLAG。
我们使用以下设置操作EVM模块(通过提供的软件)-
- 单差分DDR模式
- NCO已被旁路
- QMC偏移校正按预期工作。 但更改QMC相位参数并不起作用。
设置值-我们的FPGA正在以1 MegaSample/second输出信号。 提供的DACCLK_P和DACCLK_N各为25MHz，相位差为180度，在0和1.8 伏之间标度。 如前所述，低频在0.5dBm时为1.5GHz。
观察-我们似乎只为一个信号获得了完全调制的信号(没有交叉I和Q)。 无论DACCLK_P的频率如何(只要其大于1 MHz)，此频谱都保持不变。 尽管在软件中更改了相位/IQ设置，但也是一样的。
然后，我们尝试交叉I和Q信号样本，并以两倍的采样频率发送它们。 在发送-sin (x)和sin (x)作为i和Q时，我们获得了-70dBm的输出(没有正弦峰的迹象)。 在将sin (x)和cos (x)作为I和Q发送时，我们获得了两个围绕LO频率的峰值，并且无法使用QMC校正参数抑制其中一个峰值。 我们在DACCLK_P频率的不同值下进行了类似的观察。
发生什么事了？ 我们是否错过了一些成功进行IQ调制的重要步骤？ 如有需要，我们很乐意为您提供更多信息。
谢谢！
Kalpesh Krishna
