请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：ADS5295 您好，
我想设计一个超声波相控阵系统，32通道，100M SPS，我想使用ADS5295，连接Xilinx Kintex 7 FPGA。
但我关心的是如何在多个ADC之间同步。 对于采样时钟，我将尽量缩小相位差异，但LVDS数据输出接口如何。
我们可以看到，从帧时钟到采样时钟有额外的延迟(Tpdi)，从8.5ns到13.5ns，5ns变体。
1)这种5ns变体的作用是什么？ 如果温度，电压相同，此值将保持不变？ 还是每次加电时都不同？
2)芯片之间的延迟差异如何？ 如果忽略示例时钟相位延迟，我还可以认为是5ns吗？ 如果是，则5ns是较大的偏移。
如果所有ADC芯片都使用一位时钟，Xilinx IDELEAY2只能补偿大约2.5ns的延迟，不能覆盖最坏的5ns。
如果FPGA通过每个芯片自己的位时钟捕获数据，那么以后还需要对所有捕获的数据进行对齐，在这里对齐我没有任何好主意。 有人能帮我吗？ 提前感谢！
