请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：ADC12J4000EVM 主题中讨论的其他部件： ADC12J4000， ADC32RF45
您好，
我尝试使用ADC12J4000EVM板和TSW14J56板检查ADC12J4000的性能。
我用信号发生器生成各种CW，并测量以下特性：SNR，SFDR，OIP3。
我很担心在我的有用的乐队里有一些假的事，因此我有几个问题要问你们。
我已经设置了以下设置：FS=4Gsps，小数因子8，FNCO=1GHz，Fin=1020MHz，PIN=-10dBm
结果如下：
所以我们可以看到大量的杂散，以20MHz的频率分隔，并且在-75dBFS和-100dBFS之间变化，这使SFDR达到65dBc。
以下是另一项测量，使用Ping=-30dBm完成：
如您所见，杂散位于相同的频率，这次SFDR大约为35dBc。
我想知道这些假信号来自哪里，所以我尝试了一些东西：没有输入信号，结果如下：
所以，在一个频率为1GHz的NCO上，我有一个频率为-70dBFS的假信号。 这仅是由于采样频率和数字小数，因为此处没有其他相关因素(无输入)。 我得知道这是一个评估板原理图效果，还是这种虚假的东西会出现在我的应用程序中。
因为，我在上一个数字中所展示的所有伪信号都是来自这种采样到期假信号，它具有频率折叠功能(当给出输入信号时，每个伪信号都位于n (Fin－FSpur))。 我找了其他的，有一些，每次都在n.fs/8，大的在m.fs/4 (像我的1GHz一样)。 其他采样频率也是如此。 NCO频率不会影响这些假性。
所以我想知道你是否知道这些，是否可以尽量减少它们(或者显然甚至可以消除它们)。 我想，如果可以删除的话，会令 很多其他的虚假的东西消失。
本周晚些时候，我将尝试输入我自己的时钟，并将随时通知您。
感谢阅读，
祝你度过美好的一天
