This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC38J84:无输出,无法锁定序列PLL

Guru**** 2562120 points
Other Parts Discussed in Thread: DAC38J84, DAC38J84EVM

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/613148/dac38j84-no-output-serdes-pll-can-not-locked

部件号:DAC38J84
主题中讨论的其他部件: TSW14J56EVMLMK0.4828万

DAC38J84

模式8411,示例clcok =2.5GHz,4x内插,8 LAN。

LAN速率应为6.25Gbaud,样本时钟为外部时钟,Clock_PLL已断电。

'Serdes_REFCLK_SEL =1','Serdes_REFCLK_DIV'=8,'MCY=10x=0010_1000',1000,'VRANGE=0','lb=00'

我的启动顺序:

1.开机;

2.provide dac _clk和sysref_clk;

3.将DAC SPI寄存器写入推荐值(0x3B=0xB800,0x3C=0x8050)并清除警报;

4.读取'config 108(Addr=0x6C)',读取值'0x000F';

为什么SerDes PLL无法锁定?我需要注意的任何其它寄存器?

使用相同的配置,但将时钟频率降低到2.4GHz,以 避免VCO 3.125GHz的上限,我得到了相同的结果:读取值'0x000F';

////////////////////////////////////////////////////////////////////////////

参数速率= 2'B01;
参数SERD_CLK_SEL = 1'B1;
参数SERD_refckl_div = 4'b0011;//div4
参数ENDIVCLK = 1'B1;
参数LB = 2'B11;//高回路BW
参数SLEEPPLL = 1'b0;
参数VRANGE = 1'b0;//(2.17GHz以下为1)
参数MPY = 8'B0001_0100;0100;//5x

REG [REG_LEN-1:0] CFG_ROM [REG_NUM-1:0];


初次开始

cfg_ROM[00]= 24'h02_2083;//config2
cfg_ROM[01]= 24'h02_2082;//config2

cfg_ROM[02]= 24'h02_2082;//config2
cfg_ROM[03]= 24'h1A_0020;//config26
cfg_ROM[04]= 24'h31_1000;//config49
cfg_ROM[05]= 24'H32_0000;//config50
cfg_ROM[06]= 24'H33_0100;//config51
cfg_ROM[07]={8'H3C,ENDIVCLK,2'B00,LB,SLEEPPLL,VRANGE,MPY,1'b0};//config60:ENDIVCLK=1,lb=00,SLEEPPLL=0,VRANGE=0,MPY=0010_1000</s>1000
cfg_ROM[08]={8'H3B,SERD_clk_sel,SERD_refckl_div,11'b000_0000_0000}0000};//config59:SerDes_clk_sel=1,SerDes_REFCLK_DIV=7
cfg_ROM[09]= 24'h3D_0000;//config61
cfg_ROM[10]={8'h3E,9'b0_0000_0000,0000,rate,5'b0_0000};//config62:RATE=01 (半价)
cfg_ROM[11]= 24'h3F_0000;//config63
cfg_ROM[12]= 24'h46_0120;//config70
cfg_ROM[13]= 24'h47_3450;//config71
cfg_ROM[14]= 24'H48_31C3;//config72
cfg_ROM[15]= 24'h49_0000;//config73
cfg_ROM[16]= 24'h4A_FF1E;//config74
cfg_ROM[17]= 24'h5F_0123;//config95
cfg_ROM[18]= 24'H60_4567;//config96
cfg_ROM[19]= 24'H25_8000;//config37
cfg_ROM[20]= 24'H24_0010;//config36
cfg_ROM[21]= 24'00_0218;//config0
cfg_ROM[22]= 24'h03_F380;//config3
cfg_ROM[23]= 24'h4A_FF1E;//config74
cfg_ROM[24]= 24'h4B_0000;//config75
cfg_ROM[25]= 24'h4C_0F07;//config76
cfg_ROM[26]= 24'h4D_0300;//config77
cfg_ROM[27]= 24'h4E_0F0F;//config78
cfg_ROM[28]= 24'h4F_1CC1;//config79
cfg_ROM[29]= 24'H51_0000;//config81
cfg_ROM[30]= 24'h52_00FF;//config82
cfg_ROM[31]= 24'H54_0000;//config84
cfg_ROM[32]= 24'H55_00FF;//config85
cfg_ROM[33]= 24'H57_0000;//config87
cfg_ROM[34]= 24'H58_00FF;//config88
cfg_ROM[35]= 24'h5A_0000;//config90
cfg_ROM[36]= 24'h5B_00FF;//config91
cfg_ROM[37]= 24'h5C_1111;//config92
cfg_ROM[38]= 24'h5F_0123;//config95
cfg_ROM[39]= 24'H60_4567;//config96
cfg_ROM[40]= 24'H61_000f;//config97
cfg_ROM[41]= 24'00_0218;//config0
cfg_ROM[42]= 24'h01_0003;//config1
cfg_ROM[43]= 24'h02_2082;//config2
cfg_ROM[44]= 24'H08_0000;//config8
cfg_ROM[45]= 24'h09_0000;//config9
cfg_ROM[46]= 24'h0A_0000;//config10
cfg_ROM[47]= 24'h0B_0000;//config11
cfg_ROM[48]= 24'h0C_0400;//config12
cfg_ROM[49]= 24'h0D_0400;//config13
cfg_ROM[50]= 24'h0E_0400;//config14
cfg_ROM[51]= 24'h0F_0400;//config15
cfg_ROM[52]= 24'H10_0000;//config16
cfg_ROM[53]= 24'H11_0000;//config17
cfg_ROM[54]= 24'H12_0000;//config18
cfg_ROM[55]= 24'H13_0000;//config19
cfg_ROM[56]= 24'H14_0000;//config20
cfg_ROM[57]= 24'H15_0000;//config21
cfg_ROM[58]= 24'H16_0000;//config22
cfg_ROM[59]= 24'H17_0000;//config23
cfg_ROM[60]= 24'H18_0000;//config24
cfg_ROM[61]= 24'H19_0000;//config25
cfg_ROM[62]= 24'h1E_1111;//config30
cfg_ROM[63]= 24'h1f_1111;//config31
cfg_ROM[64]= 24'H20_0000;//config32
cfg_ROM[65]= 24'H22_1B1B;//config34
cfg_ROM[66]= 24'h4A_0001;//config74
cfg_ROM[67]= 24'h03_F301;//config3

cfg_ROM[68]= 24'h64_0000;//config100:清除警报
cfg_ROM[69]= 24'H65_0000;//config100:清除警报
cfg_ROM[70]= 24'h66_0000;//config100:清除警报
cfg_ROM[71]= 24'H67_0000;//config100:清除警报
cfg_ROM[72]= 24'h68_0000;//config100:清除警报
cfg_ROM[73]= 24'h69_0000;//config100:清除警报
cfg_ROM[74]= 24'h6A_0000;//config100:清除警报
cfg_ROM[75]= 24'h6b_0000;//config100:清除警报
cfg_ROM[76]= 24'h6C_0000;//config100:清除警报
cfg_ROM[77]= 24'h6D_0000;//config100:清除警报

End // end initial (结束//结束初始)

////////////////////////////////////////////////////////////////////////////

感谢您的任何建议。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    SerDes_PLL应该是独立的单元,它不会受到LAN_Errors,SYSREF_Errors或其他错误的影响?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    最小值,

    我们正在研究这一问题。

    此致,

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../LMF_5F00_841_5F00_Fs_5F00_2p5GHz_5F00_Ext_5F00_Clk_5F00_PLL_5F00_Off.cfge2e.ti.com/.../DAC38J84_5F00_EXT_5F00_CLK_5F00_2p5G.pptxMin

    我可以将DAC38J84EVM与TSW14J56EVM配合使用,毫无问题地复制您的设置。 我附上了两个文件。 一个显示DAC GUI使用的所有设置,另一个显示LMK0.4828万和DAC使用的寄存器配置。 将这些设置与您的设置进行比较。

    此致,

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你好,Jim

    选择EXTERNAL CLK,SERD_CLK_SEL =0,图56中有错误。
    我已通过将SERDES PLL时钟/80驱动到ALARM PIN来检查Serdes PLL的状态。

    我在示例中设置K=16而不是20,SYSREF = 19.5.3125万。

    问题1:
    我注意到您的示例中的clkjesd_div=8,JESD时钟和示例时钟之间的关系是什么??数据表中没有详细信息。

    问题2:
    是否有方法将SYNC_n PIN功能映射到警报PIN?? 我犯了一个错误,在我的PCB.TX模块FPGA中将SYNC_N_AB,SYNC_N_CD和LVDS SYNC保持打开状态,但无法接收SYNC_n指示。

    问题3:
    解决了Serdes PLL锁定问题,出现新问题,存在FIFO write_error,Reg 0x64读出0x0008。
    但DAC仍没有输出!
    SYSREF是连续的,在DAC SPI配置之前,通过2.5GHz采样时钟提供相同的时间,这是什么??

    期待您的回复,谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    胡先生,

    您是否说DAC和FPGA之间没有同步连接? 如果没有此信号,FPGA将永远不知道何时启动CGS和何时启动ILA。 您必须具有此连接,否则链路将永远无法建立,并且DAC将永远不会有输出。

    此致,

    Jim
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Jim

    是的,我犯了一个大错误,DAC和FPGA之间没有同步!

    下面是我要做的事情:

    1) 首先:配置DAC SPI寄存器,等待几秒钟

    2)发件人:我尝试通过VIO 写入手动向TX模块发送sync_n。   

    它应该工作吗??

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    胡先生,

    您可以使用报警引脚监控同步状态,方法是在Config27中将位11:8设置为0100,并在Config0中将位4设置为"1"以启用报警引脚。 如果DAC通过CGS,您应该会看到SYNC从低到高。 您是否可以访问报警引脚? 如果您看到同步从低到高的转换,则表示DAC已通过CGS,然后您需要 取消对发送到TX设备的同步的断言。 由于您 手动更改SYNC,ILA序列可能会超时,因此您需要屏蔽DAC中的ILA错误,否则它将保持脉冲同步。   

    此致,

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Jim

    谢谢!

    与采样时钟频率或数据速率相关的JESD_CLK频率是多少?

    我想减少SerDes LAN,并将模式更改为4421:4Lan,2.5Gsps,8x内插。数据速率312.5Msps。

    SerDes Rate 6.25Gsps Not Changed,REFCLK=156.25MHz (SerDes速率6.25Gsps未更改,REFCLK=156.25MHz)