请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
部件号:ADS1251 各位工程师,
我有一位客户使用CPLD来控制ADS1251以实现数据采集功能。 他遇到 了一个问题,需要在使用中转换。
描述如下:经过一个CLK周期后,保持CLK低电平,直到他想要转换的下一个周期,然后保持CLK高电平。
是否适合这样的控制? 如果没有,我们是否有其他解决方案?
此致
Jenny
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好,
ADS1251允许您“同步”(也称为 "重新启动")转换过程。 这可以通过按住SCLK高电平4-20 DRDY段时间来完成(如果按住高电平,设备将进入低功耗模式)。
图13显示了执行同步的时间要求。 一旦SCLK变低,在/DRDY变低之前就有一个非常确定的时间(t14 +/- 1/CLK):
为了控制/DRDY何时变低的精确计时,您需要提前设置同步。
如果您需要捕获特定时间点的输入信号值,则可能需要考虑使用SAR ADC。 ADS1.2151万是 Δ-Σ ADC,它在短时间内对输入信号进行平均,并在一段时间后(由于数字滤波器延迟)提供高分辨率结果。 SAR ADC通常用于需要更严格地将输入信号与特定时间点关联的情况。
我希望这会有所帮助,
Chris