• 状态
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 1 订户
  • 视图 147 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12D500RF：ADC12D500RF原理图设计回顾。

admin
Guru**** 2382630 points
Other Parts Discussed in Thread: ADC12D500RF
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/605121/adc12d500rf-adc12d500rf-schematics-design-review

部件号：ADC12D500RF

您好，

我在设计中使用ADC (ADC12D500RF)，它在与Virtex-7 FPGA接口的1 GSPS采样速率下运行。 输入处的IF频率为200MHz~300MHz。 我是第一次使用这种高采样率，所以我希望对硬件设计进行审查。请回复此线程，以便我可以分享我的设计。

提前感谢！

KIRTY

  • 0
    TI__Guru**** 2382630 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，KIRTY

    如果可能，请将您的示意图附在E2E柱上。 如果您单击输入字段下方的"使用丰富格式"链接，则可以添加附件。

    如果您不想公开共享，您可以 连接到我的E2E用户ID，我们可以私下交流。

    此致，

    Jim B