This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1293:SYNCB引脚是否可用于与微控制器同步?

Guru**** 2540980 points
Other Parts Discussed in Thread: ADS1293

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/604220/ads1293-can-syncb-pin-be-used-to-synchronize-with-microcontroller

部件号:ADS1293

大家好,

我们希望将ADS1293引脚的SYNCB引脚用作同步输入, 以便使ADS1293与加速计同步。

计划将我们的微控制器用作ADS1293和加速计的SyncGenerator。

ADS1293配置:

-1个通道

- ODR = 400Hz

是否有人可以确认是否可以使用SYNCB进行外部同步?

此致,

Rene

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好Rene:

    遗憾的是,ADS1293不能直接将转换同步到外部事件。 对ADC体系结构的一些解释可能有助于理解原因。

    通常有两种ADC转换此带宽中的信号:SAR ADC和 Δ-Σ ADC。 您可以在线阅读有关不同类型的更多信息,但SAR ADC对输入电压的"快照"与理想ADC的"快照"非常相似。 通常,您可以控制这些ADC的转换时间,从而使转换与外部事件紧密同步。

    另一种类型的ADC是 Δ-Σ ADC,这就是ADS1293的含义。 这种类型的ADC的工作方式略有不同。 实际上,它以更快的速率采样,然后将多个样本平均起来,以获得更好的分辨率,每隔一段时间就输出一个样本。 这种情况发生的速率通常是固定的,不能随时轻易更改。 对于ADS1293,更快的采样时钟(也称为“调制器时钟”)是从主时钟导出的,主时钟由晶体振荡器生成,或作为CLK引脚上的数字输入提供。

    SYNCB引脚实际上是一个同步信号,用于板上有多个ADS12's的情况,它不能很好地将转换同步到外部事件。 同步的最佳选择是在MCU上生成设备的主时钟,并将其作为输入馈入CLK引脚。 这要求MCU具有低抖动时钟源,您可以将其控制为与加速计功能相关的频率。 数据表中的图27显示了计时功能的图表。

    此致,
    Brian
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好Brian:
    感谢您的信息!
    我知道SYNCB已同步多个ADS1293,但我只是想知道是否可以在外部同步。 很明显,syncd不用于外部同步。感谢您的澄清。

    根据这个答案,我们选择了使用同一时钟来同步ads1293和加速计。
    我们需要加速键作为ads1293时钟的整数除法,这就是为什么我们要根据我们的需要调整ODR。
    要获得250Hz的ODR,我们选择3.84 MHz的晶型,这将给出250Hz的ODR (通过R1=4,R2=6,R3=16)。
    在微型领域,我们将被ADS的DRDYB所通知,一个scecond的250倍。 在第10次DRDY中,我们将启动加速计以强制它采集新的样品。 借助此解决方案,我们可以为ECG和加速度设置相同的时基。

    问题:
    1)上述假设是否正确? 我们是否可以使用时钟将ODR更改为所需的速率?
    2)数据表中记录了FS (Δ-Σ 转换器的频率)。 此FS似乎与内部时钟分开,但没有明确注明。 您能否确认FS是CLK/4或CLK/2?
    3)我们想在ADS1293上使用陶瓷谐振器而不是晶振器,这是有的。

    此致,
    Rene。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好Rene:

    1. 一切都随晶体频率而扩展。 如果晶体为3.84 MHz,则主时钟将为384 kHz。 调制器频率将为192 kHz或96 kHz,具体取决于AFE_RES的位[5:3]。 在数据表中,它介绍了102.4 kHz和204.8 kHz调制器频率,但这是基于假设的晶体频率。 如果您将闪存模块配置为96 kHz,那么您的分频器设置将会实现250 Hz的ODR。
    2. 正确。 我在上一个答案中谈到频率调整。
    3. 我并不完全确定,但从我对振荡器的理解来看,这似乎是可行的。

    Brian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好Brian:

    非常感谢您快速,清晰地回答我的问题!

    此致。