请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：DAC38J84 您好，
我使用的FMC卡将DAC38J84连接到VC707。
目前，DAC采样速率为368.64 MSPS，内插值为x1。 DAC数据由FPGA以相同的速率提供。 此配置工作正常。
DAC的参考时钟为368.64。 DAC PLL设置为N=2，P=12，M=2。 因此DAC时钟为368.64MHz。 SerDes PLL参考时钟分配器为1。 所以SERDES PLL参考时钟也是368.64。
现在我想将插值增加到x2。 新的DAC PLL设置为N=2，P=6，M=4。 因此DAC时钟为737，28MHz。 SerDes PLL参考时钟分配器设置为2。因此SERDES参考时钟为368.64MHz。 FPGA端没有任何变化，因此368.64MSps数据像以前一样输入。
我无法观察DAC的任何输出。
下面列出了唯一更改的寄存器值，我可以保证没有更改其它寄存器。
0x00 ： 从 0x18 到0x118 插值x2
0x32 ：从0x1C0到0x340 DAC PLL M=4和P=6
0x3B ：从：0x0 到0x800 SERDES参考时钟分配器=2
0x25 ：从：0x2000 到0x4000 JESD_clk_div=4。
在这两种情况下，DAC和SERDES PLL均可锁定且通道无错误。 当我将DAC时钟和插值系数增加2倍时，我的预期是，第一种情况是，我应该观察到示波器上的一些信号。
问题是我错过了什么？
Thx
