• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 457 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC5681Z：使用DAC的基础(DAC5681Z)

admin
Guru**** 2554710 points
Other Parts Discussed in Thread: DAC5681Z

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/620949/dac5681z-basics-of-using-dac-dac5681z

部件号：DAC5681Z
主题中讨论的其他部件：LMK0.32万，

您好，

在我的雷达波形生成项目中，我将首次使用DAC，我将使用DAC5681Z，我只是对它们有一些基本的怀疑，我将从LMK0.32万 (抖动消除器)生成时钟。 数据

 从Altera FPGA发送到DAC。

1.我的DAC输出是5MHz带宽的60MHz LFM波形。因此我选择了我的DAC_CLK为300MHz，那么在 以下每种情况下，我的DATA_CLK，输入数据速率和FPGA_CLK应该是什么？

                                     如果a)仅使用DDR。

b)使用2X插值

并解释为什么？？

2.输入DDR是否默认出现，我的意思是，它是否也附带2X内插？？

3.我应该从FPGA向DAC提供DATA_CLK，还是从抖动消除器(LMK0.32万)向DAC提供DATA_CLK？

4.如果我可以从FPGA或LMK0.32万提供DATA_CLK， 这两种方式的优点/缺点是什么？ 这两种方式的性能是否有所不同？

请给我答案，以便我继续。

  • 0
    TI__Guru**** 2554710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Madan

    我们正在调查您的问题。

    有人会很快回复。

    此致，

    Jim B

  • 0
    TI__Guru**** 2554710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Madan，

    DAC使用DDR DCLK(dDATA_CLK)，这意味着将在DCLK的上升和下降边缘上采样数据。 这意味着您的数据速率将是DATA_CLK的两倍。 现在，让我们来了解一下您的设置。

    您的DAC_CLK为300MHz。

    1.当您说只使用DDR时，我假设您指的是1X内插。 在这种情况下，您的DCLK将达到150MHz。 数据速率为300MSPS。 FPGA的参考时钟将取决于您的FPGA设置和FPGA PLL设置。

          2倍插值DCLK将为75MHz。 数据速率为150MSPS。

    是的，DAC始终接受数据为DDR。 是，使用2x内插时，DCLK 是DDR。

    3.只要您满足设置和保持计时要求。您可以从FPGA或LMK0.32万提供DATA_CLK。

    4. DCLK用于将数字数据锁定到DAC，因此DCLK的质量不会影响DAC的性能。 DAC的输出性能由DAC_CLK确定。

    此致，

    Neeraj

  • 0
    TI__Guru**** 2554710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    感谢您的回答。