[参考译文] ADS54J69：JESD204B接口

拉乌尔

根据2016年2月数据表版本，您只能使用4通道模式或2通道模式。 在最大采样速率为500Msps时，4通道模式 将以 5Gsps的速度运行，2通道模式将以10Gbps的速度运行。  不确定您从哪里获得数字。  

如果您需要与ADC采样率相关的较慢SerDes速率，通常您会使用更多的JESD通道。 此零件为您提供了执行此操作的选项。 如果对于特定采样率，您只需要 两个通道，则设备也允许这样做。 只要SerDes速率在设备规格范围内，您使用的通道数就由用户决定。

例如，固件代码，请访问TI网站上的TSW14J10EVM产品文件夹。 您可以从此处下载代码。 Xilinx网站上也提供了示例代码。 这两个位置都有KC705，VC707和ZC706的示例。

对于UltraScale固件，此处是Xilinx JESD休息厅上UltraScale硬件演示的1.3 的链接。

http://www.xilinx.com/member/jesd204_eval/JESD204B_UltraScale_Hardware_Demo_2016_1_v1.3 ．zip

此致，

Jim

Jim

不确定我们是否看到了相同的东西。 我查看2016 ADS54J69数据表的第1页，在"功能"标题下，它非常清楚地说明了以下内容，我复制：

同样在第32页上，它清楚地说明了相同的内容，我复制了：

因此，我的问题和困惑。 渴望获得您对此的反馈。 如果我正确地阅读了此数据表， 请不要认为您可以使用上述四个通道来操作此ADC 。

谢谢

Raoul

我将数据表中的部分复制并粘贴到我之前的答复中，但在发布消息时，这些部分似乎未包括在内。

因此，用语言来说：

从第1页，我引述：

支持子类1的JESD204B接口：
–每ADC 1条通道，10.0 Gbps
–每个ADC 2个信道，5.0 Gbps
–支持多芯片同步

我引述第32页中的内容：

根据ADC的输出数据速率，JESD204B输出接口可以使用两个或四个进行操作
活动车道(共8个车道)，如图71所示。 JESD204B帧的设置和配置
装配参数通过SPI接口控制。

拉乌尔

我的上一封电子邮件出错了。 此部件将仅支持每个ADC的1或2个通道。 不使用通道DA2，DA3，DB2和DB3。 数据表正确无误。 不过，措辞可能会有点混乱。

此致，

Jim  

拉乌尔

ADS54J69与ADS54J60是相同的部件，但经过修改后删除了旁路选项。 所有8个通道均需要旁路。 这就是为什么不使用其他车道的原因。  

此致，

Jim

拉乌尔

该固件位于Xilinx网站上(请参阅下面所示的用户指南中的第2节)。 有一个参数允许固件进入目标环回模式，TI EVM或ADI EVM。 请参阅下面的注释。

此致，

Jim

2功能

KCU105有一个标准的FMC连接器，用于证明基于FMC的开发之间的接口

主板和所有TI JESD204B ADC和DAC EVM。 为了进行通信，KCU105使用以太网进行通信

通过串行外围设备，使用主机PC获取和接收数据，并执行寄存器读写操作

接口(SPI)。 KCU105具有双USB到UART桥接接口，用于系统控制和

读取必要的信息，如主板IP地址。 KCU105还具有行业标准

JTAG连接，用于使用Xilinx设计工具VivadoDesign Suite配置FPGA。

为该集成设计的固件用于支持HSDC Pro，通过SPI进行通信，和

任何基于TI FMC的JESD204B EVM (任意线路速率)。 本用户指南是一个起点，但固件是一个起点

对于设计常规系统来说过于复杂。 该固件位于以下Xilinx Web站点：

www.xilinx.com/.../uhwd_2016_3_v1_0.zip。zip文件包括文档

可以在Vivado 2016.3 中生成的示例设计。 在Vivado项目中，固件可以是

剥离并设计用于更实用的系统。

注：在创建项目以生成TI位流之前，请运行命令集目标“TI”。