This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1292:单端输入

Guru**** 2539500 points
Other Parts Discussed in Thread: ADS1292, ADS1294, ADS1298, THS4551, THS4521, TINA-TI

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/618022/ads1292-single-ended-input

部件号:ADS1292
线程中讨论的其他部件: ADS1294ADS1298THS4551THS4521TINA-TI

您好,

我正在使用ADS1292进行EMG信号采集。 在将信号馈入ADS1292之前,我的电路具有过滤和放大阶段,因此输入信号将是单端的。  根据数据表,建议使用差分输入,我了解这样做的好处,但由于它不适合我的应用,我需要采取另一种方式。 意味着我使用分压器将负极输入Inn驱动至中端电源。 我只是想知道我的设计是否正确。 我需要承认,我是这一领域的新手,在这个论坛上找不到合适的问题答案。

1)单端输入电路是否像我一样正确? 是否有比使用分压器更好的方法来提供中间电源?

2)它是否与我提供的单电压电源一起工作? (AVDD = 3.3V,AVSS = 0V)

3)根据数据表,RLDIN/RLDREF也可用作单端输入。 这是更好的方式吗? 但我仍然喜欢使用右腿驱动...

感谢您的支持

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好Christoph:

    感谢您对我们ADS1292的发帖和兴趣。

    您所描述的实际上是伪差动输入配置,其中负输入实际被驱动到共模电压,而不是对地短路。 我认为如果您不关心输入信号的直流分量,这是一种改进的配置,因为您现在可以使用ADC的全刻度范围来获得更好的动态范围。

    电阻分压器无疑是在INxN引脚上设置共模电压的一种方法。 这正是在ADS1292内生成RLDREF的方式。 但是,如果启用RLDSENSx位,则RLD放大器输出也将包含一些反向共模信号,您不想直接连接到INxN输入。 如果禁用了所有RLDSENSx位,则RLDOUT将只是缓冲的中电压,您可以将其用于VCOM。

    在您的评论中,您写了“单端输入,1P/2P摆动+-1/2 Vref”。 我认为您也应该将INxP共模电压设置为中电压,而不是中电压(Vref / 2)。 每个输入引脚上的绝对电压都受电源限制,因此将它们居中放置在中间电源周围,可提供最大的输入电压摆动。 输入电压受ADC进行转换所使用的参考的限制。 如果INxP以Vref / 2为中心,而INxN以中置电源为中心,您将在测量中创建DC偏移。

    此外,为了确保您了解,ADS1292仅包含两个同时采样ADC -第三个辅助输入(IN3P/IN3N)必须通过MUX切换到其中一个通道。 您是否考虑过使用我们的ADS1294? 此器件具有更好的性能以及与ADS1292非常相似的功能和接口。

    此致,

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    首先,非常感谢您的支持。

    [引用user="Ryan Andrews)]您所描述的实际上是伪差分输入配置,其中负输入实际被驱动到共模电压,而不是对地短路。 如果您不关心输入信号的直流分量,我认为这是一种改进的配置,因为您现在可以使用ADC的全刻度范围来获得更好的动态范围。[/QUOT]

    这是否也意味着我应该在输入信号上使用交流耦合?

    [QUETE USER="Ryan Andrews]在您的评论中,您写了“单端输入关于1P/2P摆动+-1/2 Vref”。 我认为您也应该将INxP共模电压设置为中电压,而不是中电压(Vref / 2)。 每个输入引脚上的绝对电压都受电源限制,因此将它们居中放置在中间电源周围,可提供最大的输入电压摆动。 输入电压受ADC进行转换所使用的参考的限制。 如果INxP以Vref / 2为中心,而INxN以中置电源为中心,则您将在测量中创建DC偏移。[/QUOT]

    我参考了我在数据表中找到的信息,但我也意识到我更喜欢更高的输入范围,特别是在将信号馈入ADS1292之前,我已经在先前的阶段放大了信号。

    根据此图,输入在共模模式中摆动+-1/2 Vref。 因此,为了扩大范围,我可以通过将模拟电源增加到5V来设置更高的参考电压(4V)。 在这一点上,我不知道如何落实你的建议。 我是否可以在配置寄存器中将中间电源配置为共模电压(找不到)?  

    另外, 为了确保您了解,ADS1292 仅包含两个同时采样ADC -第三个辅助输入(IN3P/IN3N)必须通过MUX切换到其中一个通道。 您是否考虑过使用 我们的ADS1294? 此器件具有更好的性能以及与 ADS1292非常相似的功能和接口。[/QUOT]

    感谢您的提示。 我知道在这种情况下,第三个信道需要多路复用。 实际上,我将仅使用2个通道来调整设计。 系统I设计现在更像是一个开发套件,因此2个通道就足够了。 但我还要看一下ADS1294。

    此致,

    Christoph

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Christoph:

    由于您已经完成了调整输入信号水平的工作,我认为将输入连接到交流电源没有多大意义。 我相信,当您将传感器输入直接连接到芯片时,如果没有在芯片之间进行主动过滤,交流耦合会更常见。 此外,您仍需要设置输入端的直流共模电压,以确保它们保持在ADS1292 PGA的限制范围内。

    关于数据表中的数字,我必须承认这是打字错误。 我们没有指定"CM电压"是什么,但如果您假设INP和INN都围绕相同的电压居中,则两条曲线之间的差值实际上可以从-Vref到+Vref。 在相关产品数据表(即 ADS1298),但此后已进行了更新以反映此更正。 因此,如果您想象两个输入都围绕CM电压=中电压,那么只要INP不超过INN超过Vref,它将允许INP从AVDD摆动到AVSS的任何位置。

    很抱歉,我希望现在可以更清楚一点。

    此致,

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好Ryan:

    假设我在PGA中使用GAIN=1,输入INP可能会摆动CM +- Vref。 如果我正确解读数据表,则引脚上的输入也限制在AVSS - 0.3V至AVDD + 0.3V之间。 所以在我的情况下,在单极电源中,INP输入的信号范围将是-0.3V至3.6V (这对于我的应用来说不是最佳的)。 所以,如果我了解您对INP引脚中置的看法... 例如,我可以使用双极电源AVDD =+1.65V (中间电源)和AVSS =-1.65V,那么理论上,INP上信号的输入范围将是-INP 1.95 到1.95 V,但随后由于INN上的中间电源而转换到直流偏移1.65V?

    编辑:我现在发现了另一个解决我的问题的方法。 使用THS4551 (单端输入至差分输出放大器)或THS4521等输入驱动器,以便能够在推荐的差分配置中使用ADS1292,这样是否更好? 是否有任何理由不在前面使用此驱动程序?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好Christoph:

    正确的是,设备的输入引脚受模拟电源的限制,尽管这些是绝对最大额定值。 我不建议将应用电路设计为在这些限制下一致运行。 为什么您认为此输入范围不适合您的设计? 不要忘记PGA增益是差分的,ADC的全刻度范围仍然可以通过PGA阶段的单端输入来实现。 只要每个输入端的直流共模电压相当接近,差分输出就应该在接近0V的中心位置。 增加增益还会降低ADC自身的输入参考噪声。 请参阅下面附加的TINA-TI模拟电路,作为PGA =6的示例:

    e2e.ti.com/.../PGA_5F00_model_5F00_1CH.TSC

    THS45xx全差动放大器(FDA)系列非常适合电平转换输入信号,并在一个阶段将其转换为差动输出。 我们通常会向我们的ADC推荐这些器件,它们没有高阻抗PGA输入级,而是直接与 Δ-Σ 调制器的采样网络连接。 由于ADS1292确实包含高阻抗输入,因此我认为高速FDA在这种设计中会过于昂贵。 更不用说,它们的噪声密度曲线往往比低带宽精密放大器高1/f。 总的来说,我认为这会降低性能,并增加设计的不必要复杂性和成本。

    此致,