请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
部件号:ADS131A04 在“线程: ADS131A02”中讨论的其他部件
关键问题是-如果我们以菊花链方式将3个ADS131芯片连接在一起并以最大128ksps的速度运行(在同步主接口模式或任何其他模式下),带宽是否有任何限制? 如果是,建议的解决方案是什么。
我们计划将2个ADS131A04和1个ADS131A02以菊花链方式连接在一起,总共有10个通道。 查看SPI总线计时要求和采样的数据量,我们关注带宽限制。
根据我们的计算-
最小SCLK周期= 2x 56ns = 102ns (同步主接口模式)
最大SCLK = 15.625 MHz
最大数据速率= 1.95 MB
最大频率128KHz
所需带宽=(16位深度x 4通道)+16开销位)*2芯片+(16位深度*2通道)+16开销位)*128KHz = 3.25 MB
所需带宽>最大数据速率
根据我们的计算,存在带宽限制。 我们还认为,从nDRDY到下一个nDRDY之间的时间不能提供足够的时间从3 ADS131芯片传输数据。