[参考译文] DAC5670：dll未锁定

Mark，我可以帮您解答问题。
1)不幸的是，唯一的方法是通过延迟分析和经验验证板。 在FPGA中实施外部PLL可能是可行的，以管理计时并根据某些性能测试培训延迟。 但据我所知，这可能相当复杂，而且之前未实施。
2) DLL锁定输出无法正常工作，不能依赖它来指示锁定或解锁状态。
3)我不确定我是否有相关信息。 我必须研究一下是否有。
此致，
涉水

Wade，

关于DLL锁定输出不能正常工作，您能给我更多详细信息吗？  商业部分是否如此？  我们使用此DAC构建了100多个组件，几乎所有组件都具有良好的SNR/BER性能和锁定指示，并且直到现在才发现一些锁定指示灯较低的组件，但显然能够实现良好的时钟/数据对齐，因此看起来很奇怪 不能依赖。  如果锁定指示灯显示工作正常，是否存在与时间和温度不同的工作方式？  是否可以同时指示错误锁定和错误解锁？  

建议不要使用DLL吗？  还是建议执行延迟分析，但仍使用DLL并忽略锁定状态？  如何确定界面中存在多少利润来考虑老化/工艺/温度等因素？  

谢谢。

标记  

遗憾的是，我没有关于锁销工作不正常或工作正常的情况的完整详细信息。 该功能已从空间版本中删除。 工业版有一个注释，表示它未完全正常工作。

对于较低的频率，在重新启动(绕过)时使用DLL并进行延迟分析是有益的。 对于更高的频率，我认为唯一的选择是采用延迟分析和验证与延迟测量相结合的方法。 您必须确保在象限中操作，以便与DLL的时钟关系正在收敛到T/4点。 这可以通过在释放重新启动时使用作用域评估DTCLK和DLYCLK来实现。
此致，
涉水

关于DLL锁，数据表中仅包含工业版本的以下注释：“DAC5670的当前版本上的DLL锁指示器仅部分起作用。 当不存在DACCLK信号或DTCLK信号时，锁定信号可能指示DLL锁定状态。'  这就告诉我，只要我向器件提供DACCLK和DTCLK，我就可以依赖DLL锁作为锁的指示器。  这似乎与您最初的说法不同，即DLL Lock不能被依赖来指示锁定或解锁状态。  您能否确认在工业方面，假设所有时钟都提供给DAC，DLL锁可作为DLL状态的准确测量值？

对于时间分析，我不清楚如何执行您提议的操作。  我们可以将DAC设置为旁路，并确定我们是否满足数据表和图3中的设置和保持要求，但图3中所描述的内容与图中所示象限的含义之间没有明确的关系 15.