请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：ADC12J4000 您好，
我正在使用ADC12J4000 EVM，它具有提供的演示GUI和FPGA Arria10板，一切都运行良好：我可以毫无问题地获得ADC I/q。
但是，当我迁移到我的自定义硬件设计时，JESD开始出现一些问题：
*我的设计是FPGA Arria10板，ADC12J4万为ADC，HMC7044为clkgenerator。
*我使用的是altera官方JESD IP，与评估板(ADC12J4000 EVM)一起使用时同样没有问题。
*在我的设计中，JESD同步器从未正确实现。
我看到的内容：
我正在使用与评估板完全相同的配置来配置ADC12J4000。
但我发现ADC12J4000 (寄存器0x205)的"JESD204B和系统状态寄存器"未显示与Evalboard类似的状态。
特别是，位LINK_UP保持在0 (位对齐为1，PLL_LOCKED为1)。
读取数据表时，它只显示"设置时，表示JESD204B链路位于DATA_ENC中
国家"，它的含义并不十分清楚。
值0处的REG[0x205].LINK_UP是什么意思？
是否有其他寄存器或测试可以帮助我找到JESD不工作的原因？
是否是硬件问题？ 或者ADC12J4000的配置不正确？
谢谢
