请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：DAC5682Z 您好，
我在项目中使用带有DAC5682z的FMC204。 我已经将它与Virtex-7 FPGA板进行了接口。 我正在从FMC芯片生成时钟，并将它提供给MMMC，以便为OSERDES生成CLK (250 MHz DDR)和CLKDIV (125MHz)。 我使用OSERDES生成数据，同步和DCLK。 我正在尝试使用计数器在基于CLKDIV的FPGA上生成1MHz方波。 输出模式为xAAAA和x5555。
我通过微钎焊SPI在FMC上配置AD9517芯片，该SPI将生成CLKIN (500MHz)并发送参考 CLK至FPGA。 然后对DAC配置执行以下步骤：
- 通过配置FMC的CPLD重置DAC。
- 设置DLL_Restart Bit (配置8)
- config1 = x10或x00 (甚至尝试了各种FIFO偏移配置)
- Config2 = xC0或x80。
- Config3 = x40
- Status4 = x00
- Config5 = x02。 (PLL_Bypass)
- Config6 = x0E (PLL_SLEEP)
- Config7 = XFF。
- Config9 = x00。
- Config10 = XC8 (根据数据表)
- Config11–Config15 = x00。
- 从Microblaze向FPGA发送信号以生成DCLK。 同步和数据尚未启用。
- 检查状态寄存器。 (FIFO错误已存在)
- 重新启动DLL (配置8)。 从Status0读取验证DLL锁定。
- 向FPGA发送信号以同时启用数据和同步信号流。
- 在微火焰中保持监控状态0和状态4。 (清除到x00并在延迟后读取)
执行此过程后，我可以看到FIFO错误位始终设置，并且我无法摆脱错误。 我曾尝试使用多种模式的双DAC和单DAC。 仅在单DAC模式下禁用FIR并进行软件同步时，Status4返回0。 但波形仍不是预期的方波。
如果您能对此提供一些帮助，我将非常高兴。
提前感谢！
Abhijith
