尊敬的先生：
我们使用2个ADC12DJ3200来满足需要多个ADC同步的需求。
第1阶段：
在3.2GHz的器件时钟(其中最大SYSREF频率为10MHz)下操作两个ADC，如数据表中的方程2所示。
它能够从LMK0.4828万B PLL生成3.2GHz的器件时钟 ，从LMX2582 RF PLL生成。
第2阶段：
如果设备时钟为1.35GHz，并且要求SYSREF频率为4.2.1875万MHz (最大)
但我们无法 从LMK0.4828万生成这些频率。
这些是LMK0.4828万 PLL中SYSREF的频率和分频设置。
VCO频率：3000MHz
SYSREF除法器值：711
SYSREF输出频率： 4.21.9409万MHz
频率偏移为65.9KHz。
查询：
1.这些频率偏移是否可用于多个ADC同步。
2.此频率偏移在温度范围内同步会产生什么影响。
此致，
Jaya Bharath Reddy K
