• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 364 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS61B29：ADC FPGA接口验证

admin
Guru**** 2577385 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/626985/ads61b29-adc-fpga-interface-verification

部件号：ADS61B29

大家好

下面是我完成的ADC设计。 我想验证设计。

我们使用了6个ADC。 每个ADC都有自己的电压调节器。 时钟来自同一时钟发生器

它是一个

我想验证FPGA ADC接口是否正确，并且所有ADC都将同步。

请帮我解决这些问题。

我们愿意听取各种建议。

e2e.ti.com/.../ADC_5F00_FPGA_5F00_Interface.pdf

  • 0
    TI__Guru**** 2577385 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，

    原理图对我来说很好。 看起来您主要复制了模拟输入的EVM，这很好，但使用TC1-1-13不平衡变压器也 很好。  在我们的EVM上，我们选择不在变压器之间安装端接电阻器，而是在变压器之后安装两个25欧姆端接电阻器。 您选择在不平衡变压器之间并行安装100欧姆，之后安装100欧姆，以实现50欧姆端接的净有效值。  这也很好 -这就是为什么它是EVM上的选项之一。  

    每个ADC的单独电源应有助于隔离它们，这很好。  

    关于要同步的ADC -如果所有ADC都同时计时，则ADC输出中的样本都应同时存在，因为ADC的延迟对于所有器件都是相同的。  唯一的计时差异是1 ADC到另一个是一个器件和另一个器件之间孔径延迟的最小至最大扩散，如数据表第10页顶部的规格所示。   孔径延迟是从时钟边缘出现在输入引脚处到采集实际样本之间的时间量-该值存在某种设备到设备的变化。   孔径抖动的最小至最大范围是在整个温度和电压范围内，因此如果所有六台设备的温度几乎相同，电压几乎相同，那么设备之间的变化会小得多。  (例如，一个设备在-40C温度下运行，而另一个设备在一英寸远的温度下运行在85C温度下，这种情况非常罕见。)

    此致，

    Richard P.

  • 0
    TI__Guru**** 2577385 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Richard：

    感谢您的评论。 您的回复对于进一步进行设计非常有帮助。
    我们将注意使所有ADC保持相同的温度和电压。

    请查看时钟部分。 因为6个ADC的同步在我们的应用程序中非常重要。

    此致

    Athuljith
  • 0
    TI__Guru**** 2577385 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，

    您显示的时钟芯片不是TI器件，因此我们无法查看。   但我看到时钟是交流耦合的，因此ADC可以将信号偏置到所需的水平， 因此，您只需要确保到每个ADC的时钟路由长度匹配，以确保时钟信号同时到达每个ADC。  

    对于FPGA接口， 您需要使用来自每个ADC的LVDS DDR时钟将来自该ADC的DDR数据锁定到FPGA中。 因此，您需要确保来自六个ADC的每个时钟都进入FPGA中支持时钟的输入。  根据您要使用的采样率，来自该ADC的时钟边缘的数据的设置和保持时间可能非常紧。 因此，您必须检查FPGA中每个ADC时钟边缘数据的计时闭合情况。     然后，一旦您使用六个独立时钟将来自每个ADC的数据安全锁定到FPGA，您可能希望将来自各个ADC的数据重新匹配到单个时钟上，以便在一个时钟域上处理所有数据， 无论您希望如何处理FPGA中的数据。 您都需要与FPGA支持合作来进行计时关闭以及您是否具有足够的时钟功能输入。

    此致，

    Richard P，