[参考译文] ADS1293：CLK引脚在重置状态下输出

您好Ryan：

我已经完成了额外的测试。 我可以在没有有效时钟输入的情况下读取和写入任何寄存器。 BTW使用1.2 kOhm系列电阻器时，振幅约为100mV。 将重置引脚(RSTB)设置为高后，我读取RefID电阻器以检查SPI接口是否正常工作。 之后，我阅读了OSC _CN注册表。 内容按预期为0x00。 然后，我编写了SHDN_OSC和EN_CLKOUT的所有组合，结果如下：

• EN_CLKOUT=0，SHDN_OSC =0 => CLK具有低阻抗
• EN_CLKOUT=1，SHDN_OSC = 0 => CLK具有低阻抗
• EN_CLKOUT=0，SHDN_OSC =1 => CLK具有高阻抗
• EN_CLKOUT=1，SHDN_OSC =1 => CLK具有高阻抗

EN_CLKOUT位似乎没有效果。 数据表中的图27不正确。

敬上

Sven

您好Sven：

很抱歉耽误时间，但我终于有机会在我们的ADS1293EVM上对其进行测试。 在CLK引脚上产生低输入阻抗的唯一条件是EN_CLKOUT =1，SHDN_OSC =0。 发生这种情况时，外部CLK振幅从3.3 Vpp降低到大约2 Vpp。 我没有一个串联的外部电阻器，并且函数发生器输出设置为High-Z

当EN_CLKOUT =1且SHDN_OSC =0时，图27中的底部缓冲区将被启用，并尝试过驱动CLK引脚。 只要该缓冲器被禁用(即，如果EN_CLKOUT =0或SHDN_OSC =1)，则连接到CLK引脚的外部时钟源应看到高阻抗。 如果SHDN_OSC =1，则EN_CLKOUT的状态不会有任何影响。

此致，

您好Ryan：

非常感谢您的支持。 如果我理解您的正确，EVM上的行为就会如预期的那样。 这很奇怪。 也许我的芯片有问题。 这是第一个原型，我在使用ADS1293时遇到了问题。 在第一个原型上，XTAL1对GND短路。 但这会导致极高的电源电流。 这可能会损坏第一块板上的芯片(仅部分)。 下周我会有新的主板，我会再次检查CLK引脚的行为。

BTW:你有什么新闻告诉我如何终止未使用的XTALx引脚吗？  

此致

Sven

您好Ryan：

我对新主板进行了额外的测试，并且我有相同的行为。 在测试过程中，我感到惊讶的是，CLK引脚在重置状态下将行为从低阻抗更改为高阻抗，并且主机控制器在调试会话中停止。 这让我想到ADS振荡器mus至少要计时一次以进行初始化。 所以我在XTAL2引脚上添加了一根短电缆，它按预期工作。 电缆上的噪音产生一些时钟。 如果XTAL2引脚连接到GND或保持未连接，则CLK输入引脚在重置状态下具有低阻抗。  

要重现我之前描述的行为，您必须将XTAL2引脚接地。  

此致

Sven