This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC3484:如何改进DAC3484中的PLL。

Guru**** 2502205 points
Other Parts Discussed in Thread: DAC3484

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/634925/dac3484-how-to-improve-pll-in-dac3484

部件号:DAC3484

鹿。

dac3484输入频率为138.24 MHz。

插值:x4(552.96Mhz),使用PLL。

特性差异取决于是否使用PLL。

如果未使用PLL,则EVM为1 %。 借助PLL,EVM就是3 %。

为什么使用PLL时存在特性差异?

是否应调整回路滤波器?

我想要一种改进的方法。

谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Henry,

    请参阅以下应用说明:

    有几种方法可以改善PLL,例如更高的PFD频率和更高的CP值。 请尝试并提供反馈。

    -Kang