[参考译文] DAC5670：dll在低温下未锁定

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/637153/dac5670-dll-is-not-locking-at-low-temperature

部件号：DAC5670

您好，

我们在设计中使用DAC5670部件，该部件应在-40°C至+65°C的温度范围内工作

在室温和更高温度下，此DAC工作正常，锁定输出始终较高。但在-30°C及以下时，锁定输出为低或切换，并且DAC输出不正确。

请尽早建议解决此问题。

此致，

Sarath

8 年多前

0 admin 8 年多前

TI__Guru**** 2587365 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，

请您提供有关设置的更多信息。什么是FDAC频率？此外，整个系统是否暴露在温度变化(包括FPGA)中(我假设是这样，但希望确认)？如果是，您是否知道温度对FPGA定时的影响？ DLL只有离散数量的时间偏移，它可以在"它认为什么"是移动时钟的正确方向上执行。如果外部延迟过大，或者初始数据边界太接近周期边缘，则可能是在相邻的时钟周期中操作，或者在正确的周期和相邻周期之间切换。在后一种情况下，我希望锁检测会像您描述的那样闪烁。要尝试的一件事是使用INV_CLK引脚调用时钟反转并观察发生的情况。

谢谢
基督教

0 admin 8 年多前

TI__Guru**** 2587365 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Christian：
在当前设计中，两个DAC5670器件与Virtex-7 FPGA接口，整个系统暴露在较低的温度下。

FDAC = 1200MHz

在FPGA中，我们使用IBUFDS，BUFG和ODDR组件将DLYCLK路由回DTCLK。 ODDR用于DAC数据和DTCLK同步。

我们尝试通过INV_CLK输入反转时钟，但它使DLL锁定恶化。

如果您需要进一步澄清，请回复。

此致，
Sarath

0 admin 8 年多前

TI__Guru**** 2587365 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Sarath，

感谢您提供信息。我有几个问题/意见供您参考。

-您能否评论所有并行数据行和DTCLK之间的PCB轨迹长度匹配？它们的匹配程度如何？

我不是FPGA编程的专家，但无论如何我都会在这里进行一些头脑风暴。您提到即将在DLYCLK上使用BUFG。根据我的理解，此组件与FPGA的PLL一起用于校正信号。您能否解释一下如何使用FPGA将所有数据输出与DTCLK输出对齐？这是动态的还是静态的(一次性培训，然后设置为所有时间)？

如果是动态的，我担心DAC5670在DLYCLK上相对于DTCLK执行自己的动态校正。我想知道，这两个教化之间的冲突是否可能导致不稳定的战争。

因此，有一件事要尝试使用重新启动引脚禁用DAC5670 DLL。禁用此功能后，使用FPGA通过手动相对于每个数据输出偏移DTCLK来确定良好数据的周期边界。假设所有数据输出路由和DTCLK的长度都匹配。如果不是这样，问题就会变得更加困难，因为每个输出都必须一次培训一个。一旦确定了在时钟周期中所有数据处于"中心"位置的标称偏移，此偏移就可以在FPGA中保持不变，并重新调用DAC DLL。然后，可以对温度进行重新测试，以确认系统在PVT上的变化是否在DAC DLL的校正范围内，即-150PS至+600ps最小延时。

谢谢
基督教

0 admin 8 年多前

TI__Guru**** 2587365 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，

如果这回答了您的问题，请单击"这解决了我的问题"按钮，以便我们关闭该线程。

谢谢
基督教

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] DAC5670：dll在低温下未锁定