[参考译文] TSW14J56EVM：迁移到独立FPGA (Altera)设计

Shai，

我们正在研究这一问题。

此致，

Jim

Shai，

这来自我们的软件设计团队：

每次按下HSDC Pro中的Capture (捕获)按钮时，固件中的JESD Base IP "Jesd204b_MC_Rx"，Native PHY IP "xcvr_native_Rx"和PLL "JESD_avgz_Rx_PLL"都会重新配置。 在此过程中，IP将被置于重置状态，重新配置后，IP将从重置状态中恢复。

JESD链路在每次捕获中都重新初始化，这样固件就可以支持动态不同的通道速率和不同的JESD链路配置(不同的LMF值)。 由于每个捕获中的IP都要从重置中退出，因此每次捕获都需要SYSREF

Altera参考文档中介绍了JESD基本IP，本机PHY IP和所需的重置。

https://www.altera.com/en_US/pdfs/literature/ug/ug_jesd204b.pdf

https://www.altera.com/en_US/pdfs/literature/ug/xcvr_user_guide.pdf

如果车道速率和JESD LMF值与之前的捕获值不相同，则按下捕获按钮时可跳过上述重新配置过程

请按照下面提到的步骤在首次捕获后跳过重新配置过程

• ·        制作特定于特定ADC模式的ini文件的副本

此文件将在HSDC Pro安装目录"\High Speed Data Converter Pro\14J56revD Details\ADC files"文件夹中提供

默认位置为"C：\Program Files (x86)\Texas Instruments \High Speed Data Converter Pro\14J56revD Details\ADC files"

• ·        在ini文件中列出JESD IP核心参数的位置下面添加ini参数"skip reconfig=1"
• ·        重新启动HSDC Pro，在ADC ini文件下拉列表中选择原始ini文件，输入ADC采样率并执行捕获
• ·        这将为特定的ADC参考时钟和特定的JESD链路配置JESD BaseIP，PHY IP和PLL
• ·        现在从ini下拉列表中选择新的ini并单击CAPTURE (捕获)，这将不会重新配置IP，并且JESD链接将不会重新初始化。

此新ini可用于所有后续捕获

此致，

Jim

您好，Jim，

感谢您的回复。
此说明使我们能够很好地了解捕获事件期间执行的操作顺序。
但是，我想强调，我们的意图是完全独立 于  HSDC软件，因为目标FPGA / ADC板 不支持任何USB连接。
在此目标板中，ADC操作的唯一相关模式 是旁路模式。
我们尝试将给定的配置文件(ADC12J4000_BYPASS.ini)与 上述 Altera IP中参数值的所有必要修改相关联。
虽然某些IP参数看起来很简单(例如，g，JESD IP Core_CS=0，ESD IP Core_F=8，...)，但其他参数不是(例如 JESD IP Core_Tailbits=4？，JESD IP Core_LaneSync=1？，JESD IP Core_Lane_Enable=255？)。
从我们的角度来看，首选的实施 是 将 Altera FPGA设计 与新的静态参数集进行合成， 这完全符合ADC12J4000旁路模式的要求。
使用这种方法，我们希望只需要生成SYSREF信号即可完成额外的操作。
因此，问题是，我们如何才能获得与 现有参考FPGA设计相关的精确IP参数修改集？

此致，

Shai

Shai，

为此，我建议使用TSW14J56EVM显示IP使用的JESD204B参数。 我附上了一个示例，其中ADC12J400在4G旁路模式下采样。 IP使用的参数显示在第二张幻灯片中。

此致，

Jim

e2e.ti.com/.../Display-JESD-Parameters.pptx

您好，Jim，

现在，JESD204B Altera IP已预先配置了准确的参数集，如您建议的HSDC窗口“板动态配置参数”所示。
此外，我们在相关 文件中注释了大部分行：ADC12J4000_BYPASS_SERDES.ini，并且能够成功捕获ADC斜坡测试模式。
存在"位封装通道模式"配置问题，我们需要了解，但  目前可以跳过。
HSDC软件"捕获"仍是必需的，因此问题尚未解决。
它可能与Altera IP的必需重置循环相关？
在这种情况下 ，需要什么正确的重置顺序？

此致，