This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC8871:这是否是主要的运载故障?

Guru**** 1831610 points
Other Parts Discussed in Thread: DAC8871, OPA4277, OPA2277
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/631967/dac8871-is-this-a-major-carry-glitch

部件号:DAC8871
主题中讨论的其他部件: OPA4277OPA2277

我正在目睹DAC8871输出上的一个有趣现象。  我知道主要的携带毛刺现象,但我所看到的远远超过数据表中的特征,并且表现似乎有所不同。  我绝不是在推动此设备的速度。  时钟频率为1.68 MHz。  VREFH=+10V。  VREFL=-10V。  参考随附的图像,有几个值得注意的项目:

1. 在输出电压的适度0.156V步进(128 LSB)上,'毛刺'波动约为7V (+5.5V,-1.5V)。  参见image_01。

2. 与正常振铃甚至电容性电压摆动相比,"毛刺"在其大部分持续时间内似乎呈线性上升。  参见image_02。

3. '毛刺'的持续时间持续11个时钟周期(~6.6 usec)。  参见image_03。

4. 在参考电压之间的斜坡序列上,'故障'会定期出现,对应于16 (4位)的代码变化。  参见image_04。

5. 最有趣的是,当代码渐减时,这些'小故障'的程度远比渐强。  参见image_05。

图片_ 01:

图像_02:


图片_ 03:


图片_04:


图片_05:


 

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Ted,

    这是非常奇怪的行为。 我怀疑这是引用的问题,导致引用在代码更改时发生更改。 您认为您可以分享您的原理图吗? 一个有用的观察方法是在出现故障事件时监控VREF+和VREF-。

    请告诉我,
    保罗
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    请告诉我,我可以通过电子邮件将原理图发送到哪里,我将与您分享。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我看不出原理图有任何明显的问题。 当您有机会衡量参考时,请告诉我。  此外,您能否直接测量DAC输出的响应以及DAC缓冲区的输出?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    VREFH看起来相对干净。

    VREFL的行为与DAC输出类似。  VREFL引脚上的毛刺幅度较大。

    此处是DAC8871输出与VREFL对比。

    以下是缓冲区输出与VREFL的对比

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Ted,

    我认为您的AMP03存在稳定性问题。  虽然过滤参考输入可能会有一些改进,但我认为为参考输入实施单位增益缓冲是更好的解决方案。  为VREFH和VREFL添加缓冲器将允许您使用VREF感应引脚,并为输出添加稳定电容器。  有关 缓冲器配置的一些想法,请查看此TI设计。

    至于故障的原因,我想您看看 DAC8871 PDS(图27),您会发现,从代码到代码,数百微安的电流可能会发生变化。  我认为AMP03正是在努力支持这些动态变化。

    请告诉我这是否有帮助。

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的反馈。  看一下上面提到的TI设计,我有一个评论和问题。  
    我假设U7B的同相输入与地面相连。  

    如果我实施图3的参考拓扑,在VREFx强制输入上添加RC LPF是否有任何损害,如DAC8871数据表的图40所示?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Ted,

    是的,同相输入应接地。 您可以在图3中为拓扑放置相同的筛选器。 您也应该可以在该设计中省略U7A,因为没有它,您的参考就可以了。

    谢谢!
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    对于VREFx输入电路,使用单个OPA4277 IC而不是两个OPA2277 IC是否有任何问题?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    不,我认为这是一个好的解决方案。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    很好。  感谢你的帮助。