您好，
我是Idan，是以色列航空工业(IAI)的电子工程师。
在我的应用中，我需要测量全差动3V模拟输入，至少24个有效位。 此外，我需要同时对三个ADC输入进行采样，因为它具有几个类似的卡(也有3个用于蚀刻卡的轴- 3个分离ADC连接到蚀刻卡上的同一FPGA -我没有问题将SPI处理到三个独立固件)。 为此，我曾考虑使用ADS1262 32位，Precision，38kSPS (我将使用~10sps)模数转换器(ADC)，但为了实现此目的，我需要您回答以下有关通道之间和卡之间同步的问题：
谢谢！
Idan
您好Idan，
当然，我很乐意帮助您回答这些问题！
首先，要同步多个ADC，需要对所有ADC使用同步时钟。
理想情况下，您希望将单个时钟源路由到所有ADC (在同一张卡上或在不同的卡上)。 使用多个时钟源时，始终存在时钟抖动和漂移的可能性，从而导致时钟(以及ADC)不同步。此外，为了避免ADC之间时钟相位的差异， 您需要尝试匹配来自信号源的时钟信号的轨迹长度。
其次，您需要向所有ADC同时发出启动命令，以确保ADC在相同时钟周期内开始转换。
这可以通过硬件(使用起始引脚)或软件(发送Start1 SPI命令)来完成。 对于硬件启动命令，您需要尝试匹配启动信号轨迹长度。 对于Start1 SPI命令，您需要让所有FPGA同时发出此命令，这可能很难做到，因此我可能会建议使用启动 硬件引脚。
要在多个卡之间同步ADC，您可能需要考虑使用中央时钟源和起始引脚的GPIO控制(从主板路由到每个卡)，以避免每个卡上可能出现的延迟差异。
其他注意事项：
要测量高达3V和大于3V的差分信号并获得24位的有效分辨率，您需要使用低噪声外部参考源。 我会考虑REF6050 (或任何REF6x50设备)或REF5050。 请记住，使用较高的数据速率时，ADC的噪声性能会降低。 此外，参考噪声将是非零输入信号的一个考虑因素，而非零输入信号是指定ADS1262噪声性能的地方(因此仅指定ADC的噪声性能)。 参考源的RMS噪声将添加到ADC的RMS噪声中，如下所示：
总噪声= sqrt ([ADC噪声RMS ]^2+([%FS]*[REF噪声RMS])^2)
其中 [%FS]是一个倍数，它根据输入sigal与ADC的FS范围相比的大程度来调整参考噪声。 在100 % FS时，此倍数将为"1"，表示所有参考噪声都将产生影响。
要计算参考噪声RMS，您需要了解参考源的近似噪声密度以及ADS1262在10 SPS时为您选择的特定SINCx滤波器提供的有效滤波带宽。 有关确定这些值的帮助，请参阅此Excel工具：
此致，
Chris
您好Idan，
如果让ADC稍微脱离同步不是问题，那么您肯定可以放松时钟要求。 通过同时将起始引脚切换至所有ADC，您始终可以使其恢复到相当同步的状态。 同时重新启动转换时，所有三个ADC都将在1个fclk周期内同步到。 根据时钟源之间存在的时钟漂移量，您需要每隔一段时间重新同步ADC，以使它们恢复到这种相当同步的状态。 对于低频输入信号，如果时钟源为stable...because，您可能看不到太多(如果有)相移。输入信号被过采样并取平均值，ADC之间可能需要大量的fclk才能影响结果。
在大多数应用中，重新同步ADS1262及其低延迟滤波器(1-4个转换周期的稳定延迟)可能不是什么问题。 对于具有宽带宽滤波器的ADS1274，其稳定时间要长得多(约78个转换周期)，如果要保持连续的数据“流”，则问题可能更大。
如果您确实决定将单个时钟源路由到所有三个ADC，您可能需要尝试：
所有这些准则都将有助于降低寄生电感并提高时钟信号的信号完整性。
这是否回答了您的问题？
此致，
Chris
本主题在此继续：
