• 状态 Resolved
  • 已锁定 已锁定
  • 回复 11 回复
  • 订户 1 订户
  • 视图 984 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC0.82万：ADC0.82万数字输出数据中的峰值

admin
Guru**** 2392095 points
Other Parts Discussed in Thread: LMH6702

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/641065/adc08200-spikes-in-adc08200-digital-output-data

部件号：ADC0.82万
在“线程： LMH6702”中讨论的其他部件

大家好，

我们正在使用 ADC0.82万进行脉冲信号采样(脉冲重复间隔= 1US，脉冲宽度= 200nS，脉冲电压电平：300mV到2.5V)。 当我们在Chipscope (Xilinx ISE)中绘图时，我们看到输出峰值。 即使在向ADC输入应用DC信号时，我们也会观察到峰值。 根据TI先前关于在ADC输出和FPGA之间添加缓冲器的建议，缓冲器不会减少峰值。 还在输入端增加了50欧姆电阻，但仍不能降低峰值。 请提出建议，因为在ADC.e2e.ti.com/.../ADC0.82万_5F00_Schematic_5F00_Spike_5F00_issue.pdf的输出中观察到高峰，可能会出现什么问题  

使用 LMH6702将LPF部件LT6600与电压随动件一起添加到ADC前面，但未解决ADC输出的峰值问题

请找到用于过滤部分的附件。 我们使用了两  个ADC0.82万_filter_amplifier.pdf路径，一个路径绕过LPF部分。 旁路路径仅包含电压随动件(使用的部件 LMH6702)，我们无法减少ADC输出的峰值。 还增加了50ohm系列电阻器，但没有改进输出峰值降低。 请建议在50欧姆跟踪到ADC输入(1Mohm)之间需要的任何阻脚匹配，添加了50欧姆并联电阻器，没有发现任何改进。  

我们对输出代码变化的要求应该在5到6个计数范围内，但我们观察到由于ADC输出峰值而导致的至少100个计数变化

请查找ADC输出代码图(Xilinx芯片范围图)的附件，该附件具有峰值和 1MHz_1V_200nS_pulsewidth_input_to ADC0.82万.pdf ADC模拟脉冲输入(1MHz，200nS脉冲宽度，1V输入电平)

  • 0
    TI__Guru**** 2392095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    使用LMH6702将LPF部件LT6600与电压随动件一起添加到ADC前面，但未解决ADC输出的峰值问题
  • 0
    TI__Guru**** 2392095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    请找到用于筛选部分的附件。 我们使用了两种路径，一种是绕过LPF部分。 旁路路径仅包含电压随动件(使用的部件 LMH6702)，我们无法减少ADC输出的峰值。 还增加了50ohm系列电阻器，但没有改进输出峰值降低。 建议在50欧姆跟踪到ADC输入(1Mohm)之间进行任何必需的无电阻匹配，添加了50欧姆并联电阻器，但未观察到任何改进。 e2e.ti.com/.../7532.ADC08200_5F00_filter_5F00_amplifier.pdf</s>0.82万

  • 0
    TI__Guru**** 2392095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我们对输出代码变化的要求应该在5到6个计数范围内，但我们观察到由于ADC输出峰值而导致的至少100个计数变化
  • 0
    TI__Guru**** 2392095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    请查找ADC输出代码图(Xilinx芯片范围图)的附件，该附件具有峰值和ADC模拟脉冲输入(1MHz，200nS脉冲宽度，1V输入电平)
  • 0
    TI__Guru**** 2392095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../7888.1MHz_5F00_1V_5F00_200nS_5F00_Pulsewidth_5F00_input_5F00_to-ADC08200.pdfPlease查找0.82万查找ADC输出代码图(Xilinx芯片范围图)的附件，该附件具有峰值和ADC模拟脉冲输入(1MHz，200nS脉冲宽度，1V输入电平)

  • 0
    TI__Guru**** 2392095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Raghavendra

    您是否能够更改将ADC数据位捕获到FPGA的时间？ 如果是这样，请尝试提前或稍后捕获数据值，以查看是否有帮助。 我认为，可能捕获的比特值太接近它们在上一个值和下一个值之间转换的时间。 由于此ADC没有专用的输出数据CLK，因此执行数据捕获很难，可能需要调整数据捕获频闪灯时间以找到最佳(最稳定的数据)定时点。

    您是否可以共享包含多种情况下的输出数据的文本文件：

    1)直流输入至ADC -接近中刻度的输入

    2)直流输入至ADC -输入电压刚好高于VRB电压

    3)对ADC的脉冲输入

    此致，

    Jim B

  • 0
    TI__Guru**** 2392095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Jim：

    您是否能够更改将ADC数据位捕获到FPGA的时间？ 如果是这样，请尝试提前或稍后捕获数据值，以查看是否有帮助。 我认为，可能捕获的比特值太接近它们在上一个值和下一个值之间转换的时间。 由于此ADC没有专用的输出数据CLK，因此执行数据捕获很难，可能需要调整数据捕获频闪灯时间以找到最佳(最稳定的数据)定时点。

    回答：根据ADC数据表，在采集数据时，我们延迟了6个时钟周期

    您是否可以共享包含多种情况下的输出数据的文本文件：

    1)直流输入至ADC -接近中刻度的输入

    e2e.ti.com/.../DC_5F00_midpoint_5F00_1.2V.rar

    2)直流输入至ADC -输入电压刚好高于VRB电压

    e2e.ti.com/.../DC_5F00_VRB_5F00_400mV.rar

    3)对ADC的脉冲输入

    e2e.ti.com/.../Pulse_5F00_VRB_5F00_400mV.rare2e.ti.com/.../Pulse_5F00_VRT_5F00_1.8V.rare2e.ti.com/.../Pulse_5F00_mid_5F00_point_5F00_1.2V.rar

  • 0
    TI__Guru**** 2392095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Raghavendra

    您是否可以尝试通过时钟周期的几分之一来延迟捕获即时？

    这对于在数据波形的过渡点之间设置捕获频闪灯瞬间是必要的。

    此致，

    Jim B

  • 0
    TI__Guru**** 2392095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Jim：

    请建议我们是否需要添加任何具体延迟？ 这种拖延涉及什么？

    根据数据表，我们增加了6个采样时钟周期延迟，用于采集数据。 这还不够吗？

    谢谢，此致，

    Raghavendra

  • 0
    TI__Guru**** 2392095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Jim：

    请建议我们是否需要添加任何具体延迟？ 这种拖延涉及什么？

    根据数据表，我们增加了6个采样时钟周期延迟，用于采集数据。 这还不够吗？

    谢谢，此致，

    Raghavendra
  • 0
    TI__Guru**** 2392095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Raghavendra

    6采样时钟延迟将补偿ADC转换器的延迟。 它不会优化ADC数据波形与FPGA对该波形进行采样之间的计时。

    FPGA数据捕获计时需要微调，以补偿50 % ADC的TOD 10 % (从ADC上升输入时钟边缘到数据转换完成时的时间)和TOH (从ADC上升输入时钟边缘到数据转换完成时的时间)值。 (参见数据表的图2)。 这些参数的值小于一个时钟周期。 由于这些参数存在变化(主要是部分到部分的变化，但也有一些温度变化)，理想的设计将包括对频闪灯计时进行一些调整，以找到最佳捕获点(捕获数据中的最小故障或噪音)。

    此致，

    Jim B