This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC3222:ADC3222

Guru**** 2501315 points
Other Parts Discussed in Thread: ADC3222

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/640918/adc3222-adc3222

部件号:ADC3222

您好,

 

我在接收器设计中使用ADC3222,遇到了一个问题:

输入信号是一个基带信号(I/Q数据),符号速率为400 kHz,采样时钟频率为21 MHz

我进行了几次测试,发现采样器的噪声层很高

1)     使用10÷ 80 kHz (-24 dBm)的CW信号和大于25 dB的SNR时,我获得 ~10 dB的SNR (10 kHz和80 kHz时遇到的SNR相同,因此它看起来不像采样时钟抖动问题)。

2)     接地我所见组件的I/Q输入引脚~5个数字位随时间变化。

3)     在 -4 dBm dB时使用SNR为6 dB的CW信号,我获得 ~6 dB的SNR

如果您能帮助我改进设计,我将不胜感激。

谢谢!

Shlomi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Shlomi,您好!
    1.请提供捕获的原始时间域数据文件,并提供准确的采样率和输入频率。
    2.请将设备置于斜坡测试模式。 您应该能够在4时钟中看到数字代码更改一次,并遵循从0到4095的斜坡模式。 这是为了确保ADC和FPGA (或ASIC)之间的数字链接正常工作。
    此致,
    Sourabh