• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 1 订户
  • 视图 900 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS5463：并行LVDS

admin
Guru**** 2386460 points
Other Parts Discussed in Thread: ADS5463
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/639753/ads5463-parallel-lvds

部件号：ADS5463
主题中讨论的其他部件： TSW1400EVM， TIDA-0.0069万

您好，

我们希望将 ADS5463 (12位，500Msps和并行LVDS输出)连接到Xilinx SOC芯片，但我对并行LVDS一无所知。

1)我找到并阅读了一些关于串行LVDS的信息，但我找不到关于并行LVDS的好文档？ 和

2)如何将此并行LVDS连接到FPGA引脚？

3)如何从并行LVDS读取数据？

4)如何使用标准剂量数据传输？

5)串行LVDS和并行LVDS之间有何区别？

6)我想您有 一个用于TSW1400EVM的并行LVDS的Verilog代码，请将此代码发送给我作为参考。

  • 0
    TI__Guru**** 2386460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Amir

    根据ADC采样时钟的相对频率和LVDS的功能，串行或并行LVDS接口都是可能的。

    对于低采样率ADC，可以使用串行接口，在一个ADC输入和/或链路帧时钟周期中，在单个数据对上发送多个数据位。 由于ADC时钟频率超过几百MHz，因此不能再在一对中发送每个时钟的多位。 在这些情况下，并行接口更实用。 在这些接口中，多位在多个数据对上传输，以使数据速率保持在LVDS功能的限制范围内。

    以下是并行LVDS接口的ADC到FPGA固件的一个很好的示例。

    http://www.ti.com/tool/TIDA-0.0069万

    此致，

    Jim B

  • 0
    TI__Guru**** 2386460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢Jim，

    Jim，我的第一个问题是并行LVDS的操作，我理解串行LVDS。但我对并行LVDS感到困惑。 我有想法，但我不知道是不是。例如，我们有一个ADC，具有12位resumpl多少，500Msps和12对并行LVDS输出，这意味着在每个时钟中，我们都有一个完整的12位，来自样本N，12对并行输出？

    再次感谢，

    Amir

  • 0
    TI__Guru**** 2386460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Jim，我的第一个问题是并行LVDS的操作，我理解串行LVDS。但我对并行LVDS感到困惑。 我有想法，但我不知道是不是。例如，我们有一个ADC，具有12位resumpl多少，500Msps和12对并行LVDS输出，这意味着在每个时钟中，我们都有一个完整的12位，来自样本N，12对并行输出？
  • 0
    TI__Guru**** 2386460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Amir

    您的想法是正确的。

    请参阅ADS5463数据表。

    第11页上的PIN配置图和表1。 第12页上的引脚功能信息显示了输出ADC数据的12个LVDS对(D0至D11)。 图1.

    第9页上的正时图显示了CLK输入，干式，DN和OVR输出LVDS对的相对正时。 12个数据位和OVR超范围LVDS对在每个输入CLK周期更新一次，同时显示ADC的完整12位代码，以及指示信号是在转换器的完整范围内还是超出范围的位。

    对于500 MHz输入CLK，输出DN和OVR值以500 Mbits/秒的速度更新 干式(数据就绪)输出本质上是一个输出时钟，FPGA将使用它来使用DDR (双数据速率)时钟在数据中进行频闪。 如果CLK为500 MHz，干信号将为250 MHz。 DN和OVR值在干式边缘上升和下降时都将更新。

    我希望这会有帮助。

    此致，

    Jim B

  • 0
    TI__Guru**** 2386460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    感谢Jim的帮助，
    但我无法下载此链接中的测试数据部分

    www.ti.com/.../TIDA-0.0069万

    我不知道有什么问题？
    如果您有Verilog代码，请将该代码发送给我作为参考，这可能对我有更多帮助。

    此致，
    Amir
  • 0
    TI__Guru**** 2386460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Amir

    我不知道为什么其他链接会断开。 我会尝试修复它。 您应该能够在此处访问测试数据文档：

    http://www.ti.com/general/docs/lit/getliterature.tsp?baseLiteratureNumber=slaa545&fileType=pdf

    我知道的唯一代码在TIDA-0.0069万文件夹底部的"更多文献"部分中可用。 它被列为TIA-0.0069万固件。 以下是一个直接链接： http://www.ti.com/lit/zip/tidc202

    zip文件包含一个可以使用Altera Quartus设计工具打开的.Qar文件。

    此致，

    Jim B

  • 0
    TI__Guru**** 2386460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    非常感谢Jim，