请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：DAC904 您好，
我正在使用DAC904E生成主动降噪信号。 Xillinx Spartan 6 FPGA接口到DAC904E。 DAC904E的配置与数据表第4页上的“典型连接电路”相同。 在DAC输出处放置一个切断频率为2 MHz的低通滤波器。 时钟从FPGA生成到DAC，频率为100 MHz。 输出信号为100 kHz或1 MHz的单频。
我的问题是
1)。 当输出信号振幅增加时，DAC输出信号的噪声(100 kHz时)会显著增加。 请告诉我哪个DAC参数导致此问题，例如INL，DNL，glich，抖动， 等等？
2)。 当信号频率从100 kHz增加到1 MHz时，DAC输出信号的噪声也会增加。 请问DAC的哪些参数也会导致此问题？
3)。 您能否就这些问题提出建议解决方案，例如更好的DAC，过滤，PLL等？
非常感谢。
Yifei
