请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：ADS1672 您好，
我收到客户关于ADS 1672时钟抖动的问题。
Q1.使用过采样时，是否需要注意CLK抖动？
问题2.如果不是，ADS1672的外部时钟输入(CLK)的最大可接受抖动值是多少？
此致，
Seishin
您好Seishin：
感谢您对我们的ADS1672的关注！
答案取决于您的应用噪音要求。 与所有噪声源一样，时钟抖动产生的噪声只有在开始超过或主导ADC自身固有的量化和热噪声时才会有影响。
对于过采样转换器，与非过采样或Nyquist转换器相比，CLK抖动的影响降低。 以下公式可帮助您仅根据时钟抖动规格和输入信号频率来估计ADC的理想(或最佳情况)噪声性能。 请注意，对于过采样转换器，理论上的最佳SNR性能提高了10*log (OSR)系数。
此致，
