• 状态 Resolved
  • 已锁定 已锁定
  • 回复 10 回复
  • 订户 1 订户
  • 视图 1363 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS7867：高VDD和低VDD之间的tc (SCLK)差值

admin
Guru**** 2964790 points

Other Parts Discussed in Thread: ADS7867, ADS7041

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/650717/ads7867-the-difference-of-tc-sclk-between-high-vdd-and-low-vdd

部件号：ADS7867
主题中讨论的其他部件： ADS7041

尊敬的技术支持团队：

为什么ADS7867 在VDD高电平和VDD低电平之间存在tc (SCLK)的差异？

ADS7867 是否具有不寻常的架构？

数据表显示VDD越高，tc (SCLK)越低。  

如果可能，我们的客户希望使用比6.7us大得多的3V电压。

即，频率(Hz)比tc (SCLK)的数据表规范慢。

典型ADC没有最大tc (SCLK)规格，但此设备具有这些规格和限制，具体取决于VDD。  

此致，

TTD

  • 0
    TI__Guru**** 2964790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，TTD，

    我正在研究这件事，并将很快回复您。
  • 0
    TI__Guru**** 2964790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Evan Sawyer，您好！

    感谢您的回复。
    我期待着对这个问题的答复。
    如果可能，我很高兴能在下星期新年假期前解决这个问题。

    此致，
    TTD
  • 0
    TI__Guru**** 2964790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，TTD，

    根据我们用于测试设备以确保数据表性能的参数，速度受到限制。

    如果需要较低的吞吐量，我建议您的客户考虑不具有相同速度限制的ADS7041。
  • 0
    TI__Guru**** 2964790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Evan Sawyer，您好！

    感谢您的回复。
    为什么速度受到限制？
    例如，保持数据表的准确性是否有限制，如增益误差？

    与ADS7867相比，ADS7041似乎更易于使用SCLK。

    感谢您的建议。

    此致，
    TTD

  • 0
    TI__Guru**** 2964790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，TTD，

    ADS7867是典型的SAR，但其数字电路的设计使ADC在提供最终位后释放SDO线路(三状态)。 时钟下降边缘与SDO行释放之间的时间具有固定的最小值和最大值。

    我建议查看数据表的图1和第9页上的"禁用时间"规范，以便更好地理解。
  • 0
    TI__Guru**** 2964790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Evan Sawyer，您好！

    感谢您的回复。
    为什么"tDIS (EOE-SDOZ)：disable time (tDIS (EOE-SDOZ)：disable time (禁用时间))"的最小和最大值与max 6.7μs "tc (SCLK)：cycle time (tc (SCLK)：周期时间)
    我不理解这种关系。

    我想知道 当tc (SCLK)超过最大6.7μs Ω 时会发生什么情况。

    我猜3V采样和保持电路的泄漏电流 大于低VDD的泄漏电流，因此SCLK在3V VDD下不会变慢。

    此致，
    TTD

  • 0
    TI__Guru**** 2964790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，TTD，

    我删除了之前的帖子，因为在与几位同事讨论过此设备后，我发现数据表中的规格'tc (SCLK)'和'tsclk'可以互换使用，这会造成误导。

    要回答您的原始问题，您可以使用此设备进行采样，采样速度比6.7 Us慢(约等于149 kSPS)。 在计时要求表中，tc (SCLK)显示为SCLK的期限，但实际情况并非如此。 因此，我建议如下：

    1)要计算完整周期时间(tcycle)，我建议使用数据表第17页上的公式，将tc (SCLK)视为时钟周期(SCLK)

    2)请使用介于10 kHz和3.4 MHz之间的SCLK (假设电源高于2.5V)。

    如果SCLK过低，则样品和保持盖上的电荷将耗尽，导致结果不准确。
  • 0
    TI__Guru**** 2964790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Evan Sawyer，您好！

    感谢您的回复。
    听说用户可以在10 kHz和3.4 MHz之间使用高于2.5V的SCLK，而性能不会下降，这让我松了一口气。
    它使客户的开发变得轻松。

    您评论说，数据表交替使用规格'tc (SCLK)：μs '和' SCLK频率：Hz'，这是误导性的。
    您是否计划修复数据表？

    此致，
    TTD

  • 0
    TI__Guru**** 2964790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，TTD，

    我们计划尽快阐明数据表规格，但如果您在更新数据表之前有任何其他问题，请随时在此处发布。
  • 0
    TI__Guru**** 2964790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Evan Sawyer，您好！

    到目前为止，我没有更多问题。
    我期待修订数据表的版本。

    感谢您的合作。

    此致，
    TTD