我们在ADC10D1500CUIT方面遇到了一些问题。 单个板上有2个ADC，用于增益和相位测量。 在排列中，ADC1 - ADC2使用自动同步功能进行同步。
每个ADC接收两个模拟信号和一个1350 MHz时钟，以1:2的多路复用模式连接。
在某些卡中，我们面临信号增益问题。 我们正在将来自相同源的信号应用到ADC的所有通道(1GHz，0 dBm到-40dBm)。
在较高的振幅中，所有信道之间的信号水平看起来正常。 但当信号电平降低时，其中一个通道(ch-3或ch-4)电平显示更高电平。 根据低于-16dBm的输入，大多数时间级别不会降低。
我们已经检查了输入电路，Baluns和时钟电路。 它们看起来不错。
ADC的寄存器设置如下所示：
CONFIG_REG[0]<= 24'h40万;/
CONFIG_REG[1]<= 24'h422A00；
CONFIG_REG[2]<= 24'h44万;
CONFIG_REG[3]<= 24'h467FFF；
CONFIG_REG[4]<= 24'h48DA7F；
CONFIG_REG[5]<= 24'h4A0000；
CONFIG_REG[6]<= 24'h4C1C70；
CONFIG_REG[7]<= 24'h4E0000；
CONFIG_REG[8]<= 24'h50万；
CONFIG_REG[9]<= 24'h52万；
CONFIG_REG[10]<= 24'h54万；
CONFIG_REG[11]<= 24'h567FFF；
CONFIG_REG[12]<= 24'h58.0004万；
CONFIG_REG[13]<= 24'h5A0000；
CONFIG_REG[14]<= 24'h5C0001;//e MASTER
CONFIG_REG[0]<= 24'h40万;
CONFIG_REG[1]<= 24'h422A00；
CONFIG_REG[2]<= 24'h44万;
CONFIG_REG[3]<= 24'h467FFF；
CONFIG_REG[4]<= 24'h48DA7F；
CONFIG_REG[5]<= 24'h4A0000；
CONFIG_REG[6]<= 24'h4C1C70；
CONFIG_REG[7]<= 24'h4E0000；
CONFIG_REG[8]<= 24'h50万；
CONFIG_REG[9]<= 24'h52万；
CONFIG_REG[10]<= 24'h54万；
CONFIG_REG[11]<= 24'h567FFF；
CONFIG_REG[12]<= 24'h58.0004万；
CONFIG_REG[13]<= 24'h5A0000；
CONFIG_REG[14]<= 24'h5C000F;//e从机
请告诉我们这种不当行为的原因是什么。 我们如何纠正此问题。
