请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：ADS5444 我想使用ADS 5444。
在数据表中，绝对最大额定值写为"Clock input to GND - 0.3 V to AVDD + 0.3 V"(时钟输入接地- AVDD V至AVDD + AVDD V)。 但是，根据图16单端CLK示例中的单端时钟，输入电压为负电压。 时钟输入至接地- 0.3 V至AVDD + 0.3 V的参考位置？
我想使用ADS 5444。
在数据表中，绝对最大额定值写为"Clock input to GND - 0.3 V to AVDD + 0.3 V"(时钟输入接地- AVDD V至AVDD + AVDD V)。 但是，根据图16单端CLK示例中的单端时钟，输入电压为负电压。 时钟输入至接地- 0.3 V至AVDD + 0.3 V的参考位置？
你好，Teruo：
下面是指向我正在查看的数据表的链接 
此处为图36
显示接收时钟信号的正时钟输入和接地的负时钟输入(0V)。 在数据表的更下面，它表示2.4V的共模电压在内部提供给时钟输入。
由于AVDD应为5V，因此保持时钟信号正极不会出现问题。 我希望这回答了你的问题。
此致，
丹
