请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：ADS127L01 大家好，我尝试在FSYNC主模式下同步两个ADS127L01。
格式=高，FSMODE =高。
按照图86，第42页，我预计FSYNC将在设置"开始"为"低"后停止，并在"开始"上升后重新启动，
但是，这不是什么事。 即使起动电压低，FSYNC也可打开和打开。 没有可见的同步。
任何好友都能帮助您了解同步的工作方式吗？
谢谢Ralf
大家好，我尝试在FSYNC主模式下同步两个ADS127L01。
格式=高，FSMODE =高。
按照图86，第42页，我预计FSYNC将在设置"开始"为"低"后停止，并在"开始"上升后重新启动，
但是，这不是什么事。 即使起动电压低，FSYNC也可打开和打开。 没有可见的同步。
任何好友都能帮助您了解同步的工作方式吗？
谢谢Ralf
您好，Ralf：
欢迎参加我们的论坛！
我们的数据表中最近发现在帧同步主模式下同步多个设备的描述不正确。 我们正在努力尽快更新文档，请参阅下面的说明和解决方案。 对此造成的不便，我们深表歉意。
1.在帧同步主模式下，启动不会使DOUT保持低电平。
帧同步主模式，开始时保持低位：
CH2 = DOUT
CH3 = FSYNC
CH4 = CLK (4 MHz)
2.在帧同步主模式下，不能使用启动来同步两个设备-在此模式下将忽略启动。 在帧同步主模式下同步两个设备的唯一方法是为两个设备提供相同的时钟源，然后将它们的/reset引脚脉冲在一起。 脉冲持续时间应小于215–1 CLK周期，以便不进入断电模式。 /reset的上升沿需要在下一个CLK上升沿之前至少10 ns，以确保同步(请参见第43页上的“Tsu(RSM)”)；否则，设备A可能会识别/reset在设备B之前的一个CLK周期较高
我能够确认，使用/reset脉冲将如上所述使用两个ADS127L01EVM板。 第二个图像显示/reset的上升边缘在CLK上升边缘之前大约64 ns (最低要求仅为10 ns)：
通道1 = CLK (4 MHz)
CH2 =/reset
CH3 = FSYNC (设备A)
CH4 = FSYNC (设备B)
此致，
