• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 5 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 398 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS7049-Q1：是通过!CS控制的ADS7049-Q1的采集时间

admin
Guru**** 1125150 points
Other Parts Discussed in Thread: ADS7049-Q1
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/646773/ads7049-q1-is-the-acquisition-time-of-the-ads7049-q1-controlled-through-cs

部件号：ADS7049-Q1

您好，

看一下ADS7049-Q1数据表中的时序图，它看起来是通过!CS控制采集时间的(如在较长的时间内保持!CS高将增加采集时间)。

是这样吗？ 这一点没有明确说明，只是提到! CS应至少在最短的采集时间内保持较高的值。

  • 0
    TI__Guru**** 1125150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Tom，
    我将就此进行回顾并向您提供相关信息。
    谢谢！
    Vishy
  • 0
    TI__Guru**** 1125150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Tom，

    >>>是否是这种情况？ 这一点没有明确说明，只是提到! CS应至少在最短的采集时间内保持较高的值。

    我理解您的困惑，因为计时图显示的采集时间可能比数据表定义的90纳秒要短(如果使用所有最低规格)。

    要以2MSPS的最大采样速率运行ADS7049-Q1，必须每500ns断一次芯片选择。 这意味着tcycle = 500ns。

    假设您使用的是32MHz (31.25ns周期) SPI时钟，则为转换时间

    tconv = 12.5 * 31.25ns + tsu_csck = 390.625ns + 12ns = 402.625ns。

    因此，在最大采样速率下可获得采集时间

    Tacq = tcycle–tconv = 500–402.625 = 97.375纳秒

    此值大于设备所需的最小90ns。 因此，只有在系统需要时，才可以选择扩展芯片选择以提供更多的采集时间。

    谢谢！
    Vishy
  • 0
    TI__Guru**** 1125150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨，Vishy，

    感谢您的回复。

    因此，如果我理解正确，这意味着如果我的行驶电路的稳定时间长于~97ns采集时间(这将导致测量误差)，我可以通过延长! CS的时间来解决这一问题 (直到输入被确定)？

    此致，

    Tom

  • 0
    TI__Guru**** 1125150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Tom，
    是的，您可以通过在较长的时间内保持CS高电平来延长输入稳定的采集时间。
    谢谢！
    Vishy
  • 0
    TI__Guru**** 1125150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    很棒

    感谢你的帮助。