主题中讨论的其他部件:ADC12D1600QML-SP,
您好,
数据表建议将CAL引脚保持在高位,以减少SEU导致校准循环的可能性。
我的设计仅使用ECE连接,其余的CTRL引脚通过电阻器向下/向上拉。
1.由于CAL引脚和CAL位是逻辑ORED,这是否意味着为了启动校准,我需要先将PIN和位设置为LOW,然后再设置High?
2.是否有方法可以在不需要控制CAL位的情况下遵守建议(并使用上拉电阻器将其设置为高)?
3.地球同步轨道上的预期校准欧盟标准值是多少?
此致,
Itai
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好,
数据表建议将CAL引脚保持在高位,以减少SEU导致校准循环的可能性。
我的设计仅使用ECE连接,其余的CTRL引脚通过电阻器向下/向上拉。
1.由于CAL引脚和CAL位是逻辑ORED,这是否意味着为了启动校准,我需要先将PIN和位设置为LOW,然后再设置High?
2.是否有方法可以在不需要控制CAL位的情况下遵守建议(并使用上拉电阻器将其设置为高)?
3.地球同步轨道上的预期校准欧盟标准值是多少?
此致,
Itai
您好,Itai
ADC12D1600QML-SP请参阅报告,网址 为:http://ieeexplore.ieee.org/document/700.4591万/?reload=true
本文档同样适用于ADC12D1620QML-SP,该产品共享相同的刀版和CCGA封装。 这两种器件之间的唯一区别在于ADC12D1620QML-SP上改进的封装基板设计,它提高了ADC动态性能(SNR,SFDR,THD),特别是在较高的输入频率下。
此致,
Jim B