This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AMC1306M25:数字滤波器设计选择

Guru**** 2507315 points
Other Parts Discussed in Thread: AMC1306M25

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/666750/amc1306m25-digital-filter-design-choices

部件号:AMC1306M25

大家好,我正在尝试设计一个合适的数字滤波器来处理来自AMC1306M25的比特流。 推荐的过滤器是数据表中的Sinc3。 对于顺序为K的sinc过滤器,稳定时间为

t_clation = K*M / FS,其中M =反采样比率(小数比),FS =主时钟频率

因此,对于FS =20MHz,设置时间为K*M/20 us。

我打算使用调制器来对电力驱动进行电流感应,闭环控制。 采样频率为30kHz,而控制带宽为1kHz。 因此,稳定延迟不能太长(比如10 us),而数字输出应足够干净。 如何选择K (窦性滤波器的顺序)和M,以便在具有最大可能SNR (信噪比)的同时获得合理的稳定时间?

如果我选择K =3,那么M可以是64,以允许10us的稳定时间,而有效位数(ENOB)约为13

在保持稳定时间不变的同时,是否有任何其他K和M的组合能够在更高的ENOB方面产生比Sinc3滤波器更好的结果? 过滤器将在FPGA上实施,因此过滤器配置不限于Sinc3 (它可以是其他医嘱的sinc过滤器,也可以是不同过滤器的组合)。

请帮助。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Rohit:

    当您正在寻找AMC1306M25的最佳性能时,选择sinc order和OSR的值始终是一种折让。 您是否考虑过在FPGA中使用双滤波器路径? 一个具有SINC3和更高OSR的控制环路,另一个具有可能的SINC2和更低OSR的控制环路,以便在故障条件下更快地响应?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Tom,是的,我愿意这样做。 请解释一下这对您有何帮助? 我已经阅读了一些应用说明和文章,但我不是很清楚。 我看到了一个例子,我看到了一个例子,使用的是Sinc3,OSR为32,然后是Sinc1和OSR为4,给出的OSR总数为32*4=128,但它给出的稳定时间较短。 我的理解是,结算时间只是加上,对吗? 因此,对于FS =20MHz,假设我们使用128 OSR的sinc 4过滤器,在第一种情况下。
    稳定时间=4*128/20e6=25.6us

    对于带有OSR 32+带有OSR 4的Sinc3,稳定时间=3*32/20e6+1*4/(20e6/32)=11.2us

    上述计算是否正确?

    这是否意味着连续使用2个滤波器,我们可以获得相同的ENOB,而与单个更高的阶滤波器和更高的OSR相比,稳定时间更短?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Rohit:

    我所说的是并行使用两个滤波器路径,一个用于控制环路,另一个用于过流检测/保护。 如果您可以指出您提到的文章/应用说明(我看到的一个示例是,在OSR为32的情况下使用了Sinc3,然后是Sinc1和OSR为4,给出的OSR总数为32*4=128),我想通读一下。 同时,我会多思考一下你的计算,有些东西看起来不好。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这是我所指的文章:

    www.analogue.com/.../sigma-delta-conversion-used-for-motor-control.html

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Sinc3的OSR为200,但这正是我所指的架构。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Rohit:

    感谢链接-我以前看过该文档,基本上它正在做我之前提到的相同的事情,其中(在本例中)控制器的P和I功能由两个不同的sinc过滤器提供。 Sinc 4后面的SINC3是您可能会卡住的地方-调制器提供了1和0的连续位流,通过硬件过滤器(例如FPGA中的SINC3)进行放置。 MCLK = 8MHz且OSR为200 (如示例所示)时,该滤波器中的数据是一个24位字,数据速率为40kHz。 使用10kHz循环的示例,您将有四个单词/循环循环,然后可以通过在软件中创建的移动平均过滤器(SINC4)进行输入。 平均四个样本可使分辨率提高约1位。 在您的情况下,如果您使用MCLK = 20MHz,OSR为64,则数据速率为312k。 使用30kHz回路,您可以平均获得10个样本。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Tom,您好!

    我想了解的一点是,如果稳定时间受某个值的约束(例如8us),那么是选择较高的过滤顺序(3,4,5)还是选择更好的OSR。

    快速查看图 5 此处链接的文章 似乎表明,在相同的稳定时间内,Sinc3的ENOB比Sinc2多,这意味着Sinc3提供的SNR比Sinc2多。 在这种情况下,

    3*OSR_Sinc3 = 2*OSR_Sinc2 (稳定时间相同)

    表示 OSR_Sinc3 = 0.667 OSR_Sinc2。

    因此,与具有OSR_Sinc2过采样比率的Sinc3滤波器和具有0.667 OSRSinc2过采样比率的Sinc2滤波器相比,具有OSR_Sinc2过采样比率的Sinc2滤波器具有更好的SNR,且两种情况下的沉降期相同。

    我的解释是否正确?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Rohit:

    我并不是图5中那幅图的狂热粉丝,我个人认为X轴应该是样本数,而不是'设定时间',因为绝对稳定时间将是MCLK速度的一个因素。 话虽如此,您的假设是正确的,您可以使用不同的OSR 'X'和sinc 'Y'选项,并获得相同的结算时间。 OSR越高,SNR和ENOB越好。 尽管如此,sinc顺序对循环响应时间的影响较大,因此要获得快速响应(例如,过电流),您需要一个较低顺序的sinc过滤器。