[参考译文] ADC32RF42：ADC32RF42操作，250MSPS，带旁路DDC

您好，

此部件支持的最小采样时钟频率为750MSPS。 如果您的限制是由串行输出数据速率引起的，则可以使用设备的小数(DDC)功能来降低该速率。 但是，如果采样时钟频率仅限于250MSPS，则可以考虑其它部件，例如ADS54J40 (最小采样速率250MSPS)。 在1.1GHz时，ADC模拟输入的预期信号幅值是多少？ 应用程序是什么？

此致，

Sourabh

您好Sourabh

我在当前应用中使用了ADS54RF63。 现在我想更改双通道14位的设计。 在软件方面没有太大的变化，我想迁移到这种设计。因此，我设置了采样频率限制。 在1.1 GHz时，调节后的预期信号水平预计约为7 dBm。

您好，
ADS54J40使用JESD输出接口，而ADS54RF63使用LVDS接口。 当您从LVDS迁移到JESD时，可能需要一个接收器(ASIC或FPGA)，该接收器可以锁定ADC的JESD数据并对其解码。 因此，您可能需要重新设计接收器方案。
ADS54J40可在1.1GHz时支持-12dBFS输入电平，几乎等于500mVpp。 此部件提供了非常好的SFDR，功耗更低。 如果电源和SFDR不是问题，并且您想使用LVDS接口，则可以评估ADS5474。
此致，
Sourabh

接收器方案方面，我需要如何迁移以实现双通道方案。如果我使用-12 dBFS，那么我将失去9 dB的动态范围，对吗？ 电源是问题，因为IC需要通过航空认证。ADS5474是单通道。