This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/586827/ads5240-ads5240-low-sample-rate-operation
您好：
数据表显示采样率来自20~40 MSPS，如果我们要使用更低的20MSPS (例如1MSPS)，是否有任何不良影响？
谢谢
Jimmy
您好，
ADS5240具有串行输出，以采样时钟的12倍速率将12位采样数据输出到单个LVDS对， 为此，ADS5240必须采用采样时钟，将其乘以系数6，以生成串行输出的DDR位时钟。 这需要PLL获取采样时钟并将其乘以生成LVDS位时钟。 PLL通常具有可锁定的时钟频率的最大值和最小值，从最大值到最小值的系数为2到1并不罕见。 1MHz的采样时钟将大大低于最小采样速率，因此PLL可能根本无法锁定到该时钟。 在额定条件下，PLL可能被视为工作的实际频率范围可能比数据表限制宽，但在温度和电压范围内，这些限制是器件保证支持的范围， 这些是在生产中对设备进行测试的限制。 我们不能保证在最小和最大限制之外的操作。
此致，
Richard P.
