[参考译文] ADS1278EVM-PDK：SPI接口入门

admin

Other Parts Discussed in Thread: ADS1278, ADCPRO

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/586749/ads1278evm-pdk-getting-started-with-spi-interface

部件号：ADS1278EVM-PDK
主题中讨论的其他部件：ADS1278,ADCPro

大家好，我正在尝试使用SPI将我的ADS1278 EVM-PDK与NI myRIO接口。我是我，这是我第一次尝试使用SPI。我有几个问题可以帮助我开始从ADC中提取数据。我已将8个模拟设备连接到主板上，并已通过ADCPro验证信号。我有连接MOSI，Miso，我不确定CS和时钟线路。如果我想使用4MHz微控制器的外部时钟，我认为应该将CLK连接到4.17。我是否需要将任何东西分别连接到4.3 ，4.5 或SPI Clock或SCLK的或SCLK的连接线，或者是否应保持触碰状态？如何确定CLKDIV设置？另外，我也不知道应该将芯片选择行运行到哪个针脚。我只挂接一个从属设备，因此我认为它可以一直保持在低位，因为我不需要切换到另一个设备。我已将s^切换为SPI格式，但我只能获得微控制器(以及示波器)输出的零。我还需要做什么来启动向微控制器传输数据？

非常感谢您的帮助。

Kory

9 年多前

0 admin 9 年多前

TI__Guru**** 2811295 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Kory：

这里有很多问题，我会尝试按顺序回答：

如果我想使用4MHz微控制器的外部时钟，我认为CLK应该连接到4.17。我是否需要将任何东西分别连接到4.3 ，4.5 或SPI Clock或SCLK的或SCLK的连接线？[/报价]

是-微控制器的CLK可提供给4.17 (探头TP8仅用于确保设备引脚处存在正确的时钟信号)。此时钟控制ADC调制器(FMod)和数字电路中的采样率。但是，SCLK是您的接口时钟，需要它将数据移出设备。您的微控制器也需要在4.3 或TP6上提供此功能。

如何决定CLKDIV设置？ [/引述]

CLKDIV设置确定主时钟输入(CLK)和调制器采样率(FMod)之间的比率。下表结合了ADS1278数据表中表3，6和8中的信息，以说明这些频率与最终输出数据速率之间的关系：

模式[1:0]	模式选择	CLKDIV	最大fCLK (MHz)	闪存模块	最大闪存模块 (MHz)	OSR	fCLK/Fdata	最大Fdata (SPS)
0	高速	1.	37.	fCLK/4.	9.25	64	256个	14.4531万
1.	高分辨率	1.	27.	fCLK/4.	6.75	128.	512	5.2734万
10.	低功耗	1. 0	27. 13.5	fCLK/8. fCLK/4.	3.375	64 64	512 256个	5.2734万
11.	低速	1. 0	27. 5.4	fCLK/40 fCLK/8.	0.675	64 64	2560 512	1.0547万

Kory Olney 说：
另外，我也不明白应该将芯片选择行运行到哪个引脚。[/QUOT]

ADS1278上没有芯片选择引脚，因此无需担心。

电源和主CLK存在后，您应看到数据就绪引脚(/DRDY)在设置的数据速率下切换。这将表明ADC正在进行积极转换并准备输出新数据。

希望这对您有所帮助，如果您还有其他问题，请告诉我。

此致，

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADS1278EVM-PDK：SPI接口入门