• 状态
  • 已锁定 已锁定
  • 回复 11 回复
  • 订户 1 订户
  • 视图 450 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC38RF80：有关规格的问题

admin
Guru**** 2387060 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/597062/dac38rf80-questions-regarding-spec

部件号：DAC38RF80

有关dac38RFXX的一些问题–

  • Vout1&Vout2相对振幅和相位不平衡。

      我是否应该在两个输出通道(在所有温度范围内)之间预期任何振幅和相位差？

  • 数字延迟：JESD缓冲器到DAC输出，它在不同温度下有何变化？ 仅指定典型值。 您能否提供更多有关此方面的信息？

  • PLL具有非常宽的回路滤波带宽(500kHz)，这意味着BW内部的相位噪声性能应该是

      设计更仔细。 您能否提供有关PLL FOM和 1/F噪声的数据？ 我正在尝试了解相位噪声是什么

       基准时钟的要求，以便获得最佳结果。

      

提前感谢！

伙计。

 

  • 0
    TI__Guru**** 2387060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    伙计，

    附加相位噪声数据。 我们正在研究您的其他问题。

    此致，

    Jim

    e2e.ti.com/.../DAC38RF8x_5F00_PhaseNoise_5F00_Measurements.pdf

  • 0
    TI__Guru**** 2387060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Jim：

    感谢测量结果，非常有用。
    然而，他们似乎使用了一个6GHz的外部时钟-我有兴趣在DAC内使用肛门PLL
    所以我可以给较慢的设备时钟供电。 您是否有该设置的任何测试结果？

    提前感谢！
    伙计。
  • 0
    TI__Guru**** 2387060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Jim：

    是否有任何更新？

    谢谢！
    伙计。
  • 0
    TI__Guru**** 2387060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    伙计，

    由于资源有限，我们没有机会研究这一问题。 应用程序的用途是什么？  如果您需要订购一个EVM，则可使用此器件的EVM。

    此致，

    Jim

  • 0
    TI__Guru**** 2387060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    伙计，

    我从设计团队那里获得了一些有关PLL的数据。 请参阅随附的文件。

    此致，

    Jim

    e2e.ti.com/.../DAC38RF80_5F00_data.xlsx

  • 0
    TI__Guru**** 2387060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Jim：

    感谢您分享测量结果。

    有关SerDes PLL的另一个问题-  
    数据表中指出VCO频率范围为1.5625 －3.125GHz。
    此外，SerDes线速可以是SerDes PLL输出频率的两倍。

    在这种情况下，如何实现最大12.5Gbps线路速率？
    我已附上数据表中的相关部件。

    谢谢！
    伙计。

  • 0
    TI__Guru**** 2387060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    伙计，

    您为何询问最高线速？ 您是否真的对最大采样率感兴趣？

    此致，

    Jim

  • 0
    TI__Guru**** 2387060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Jim：

    我 指的是JESD204B SerDes价格。  

    为了减少路线数量，我希望尽可能使用SerDes费率。

     我要使用的JESD204B配置是L=4,M=8,F=4，因此我的SerDes 速率将为~9GSPS。

    谢谢！

    伙计。

  • 0
    TI__Guru**** 2387060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    伙计，

    如果您使用的是LMF =484，并且以7.5Gsps采样DAC，则当使用2个IQ对时，SerDes速率将为12.5Gbps (最大值)。  如果想要SerDes速率为9Gsps，则需要在5.4Gsps时对DAC进行采样。

    您可以在模拟模式下使用DAC GUI来帮助确定您的SerDes速率将基于 您计划使用的DAC设置。

    此致，

    Jim

  • 0
    TI__Guru**** 2387060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Jim：

    另一个问题，
    在数据表中，SYSREF至JESD LMFC重置以JESD时钟周期的单位定义。
    JESD时钟周期的速率是多少？

    谢谢！
    伙计。
  • 0
    TI__Guru**** 2387060 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    伙计，

    速率由使用的JESD模式决定。 请参阅数据表的表36或DAC38RF8x GUI的DAC38RF8x选项卡下的时钟选项卡。

    此致，

    Jim