This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/593358/ads1204-datasheet-explanation-sampling-dynamics-clk
您好，
我正在选择一个sigma delta调制器，但"采样动力"区域中的数据表不清晰。 时钟频率在最小值和最大值之间存在较大偏差 在哪种情况下发生？ 为什么还要使用外部clk呢？ 总的来说，我正在寻找有关这种克莱克偏差影响的更多详细信息。
此致，
路易吉
您好，Luigi，
欢迎参加e2e论坛！ ADS1204的内部时钟可以低至8 MHz，也可以高至12 MHz。 它是一个稳定的时钟，不会随时间变化，只是从生产批次/批次中可能会有差异。 您还可以提供您自己的外部源(和稳定)时钟，从1 MHz到24 MHz。
