尊敬的论坛成员。
请您评论DIAG引脚的额定和最大电流吸收能力。
简而言之 ,在3.3V的电源电压下,有多少电流会被沉降,并仍然保持典型的TTL/CMOS电平?
谢谢你
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的论坛成员。
请您评论DIAG引脚的额定和最大电流吸收能力。
简而言之 ,在3.3V的电源电压下,有多少电流会被沉降,并仍然保持典型的TTL/CMOS电平?
谢谢你