您好，
我正在使用具有 DAC (DAC3283 )和时钟合成器(CDCE6.2005万)接口的定制板。
对于DAC，它是具有800MSPS DAC输出和8位输入LVDS数据总线的16位。
我需要给8对差分输入D[7:0]P/N。
我的疑问是，在 实际DAC输入之前，是否需要将输入数据按I和Q分开，或者是否可以使用带有OBUFDS的DDS编译器提供直接差分对DAC输入？？？
您好，
我不明白你的确切问题。 我相信您是在询问有关Xilinx FPGA实施的问题，可在以下链接中找到：
https://docs.xilinx.com/v/u/en-US/xapp594-parallel-lvds-hs-dac-interface
预期的LVDS总线输入可在此处找到：
