请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：ADS7853 各位专家，您好！
你好。 我们有来自CX的此查询(他正在使用免费电子邮件)：
ADS7853：14位，1MSPS，但通过SPI读取时，我只接收1kbps的采样速率，您有什么关于瓶颈的建议吗？ 我是否需要使用DMA来加快速度？
谢谢你。
此致，
Archie A.(Archie A.
您好，Archie：
我不理解这个问题。 SCLK和CSN都是从MCU向ADC提供的信号。
您能否提供显示CSN，SCLK和SDO_A的范围或逻辑分析仪捕获？ 听起来客户使用的是32-CLK，单SDO模式(即每个周期最少48个时钟)。 是这样吗？ 我希望看到与图92类似的内容：
此致，
Ryan
您好Ryan：
感谢您的指导。 以下是CX的回应：
"是的，我使用的是32-CLK，单SDO模式(即每个周期最少48个时钟)，这是正确的。
以下是您按顺序(从上面)请求的信号CS，SDO_A，SCLK： 
放大SDO_A的第一个上升沿： 
因此，我可以看出，ADC在SDO输出32个时钟信号之前，正确地获取了16个时钟信号输入。 
这张图片显示两个时钟上升边缘之间大约有44 ns，即如果我正确计算，大约为25MHz。
因此，使用此配置，我(在MCU代码中)正在读取ADC输出，并每秒获得大约1000个完整值。 (1 kHz)。 我想知道，如果我能够实现更高的目标，这是否是预期/合理的表现。"
以获得您的帮助。 谢谢你。
此致，
Archie A.(Archie A.
