您好,
从dac37j84.pdf第8页,6.5 DC电气特性表I可以看到DAC增益错误是2 % FSR,增益不匹配错误是2 % FSR。
问题1:
什么是增益不匹配错误? 这种增益在两个单独的DAC通道之间不匹配(知道我们在封装中有4ch)还是可能存在其他不匹配参考。 我在文档中找不到一个好的定义。
问题2:
如何理解设备差分输出上下文中的增益误差? 这是否意味着增益计算的零参考在范围的中间(而不是在零代码处,因为它通常用于此参数)? 如果是这种情况,那么这是否意味着在代码为零时,我们将获得最大增益误差还是仅获得 一半增益误差?
谢谢!
DES